Piccoli e minuscoli: progetti UE riducono le dimensioni dei chip semiconduttori Due progetti finanziati dall'Unione europea si stanno avvicinando ai limiti della miniaturizzazione dei chip, con il tentativo di rendere i chip semiconduttori complementari a base di ossido di metallo (CMOS) di dimensioni ancora inferiori rispetto a quanto già non siano. Ment... Due progetti finanziati dall'Unione europea si stanno avvicinando ai limiti della miniaturizzazione dei chip, con il tentativo di rendere i chip semiconduttori complementari a base di ossido di metallo (CMOS) di dimensioni ancora inferiori rispetto a quanto già non siano. Mentre il progetto NanoCMOS, ultimato nel 2006, ha contribuito a sviluppare semiconduttori di nodi pari a 45 nanometri (nm), il progetto successivo, PULLNANO, mira alla realizzazione di 32 nm e infine 22 nm. «L'industria dei semiconduttori è attiva nel settore del commercio di millimetri quadrati di silicio», dichiara Gilles Thomas, direttore responsabile dei programmi in collaborazione di R&S presso la STMicroelectronics, società francese di produzione di semiconduttori che coordina i partner di due progetti. «Pertanto, riunendo più transistor in un singolo chip, si offre più capacità, nonché maggiore funzionalità e potenza di calcolo allo stesso prezzo. È questo il motivo per cui i telefoni cellulari, i televisori LCD e i lettori DVD costano sempre meno.» I chip oggi più comunemente utilizzati nei prodotti sono di dimensioni comprese tra i 65 e i 90 nm, di circa 1.000 volte più sottili dello spessore di un capello umano. Tuttavia, i partner del progetto ritengono che vi siano ancora molte possibilità per un'ulteriore miniaturizzazione, prima che non sia più economicamente conveniente, quindi con tutta probabilità fino alle dimensioni di 16-11 nm, stima Gilles Thomas. Questo obiettivo non è ancora stato raggiunto, e non lo sarà per altri 12 o 15 anni, se i calcoli di Gilles Thomas non sono errati. Attualmente, il vero limite alla prestazione di un processore per computer è un effetto meccanico quantistico noto come «gate leakage», in cui elementi portanti di carica mobile come gli elettroni si inseriscono attraverso regioni di isolamento all'interno del chip. Questo processo aumenta in maniera esponenziale, proporzionalmente alla diminuzione dello spessore della regione di isolamento. I ricercatori del progetto PULLNANO hanno affrontato questo problema utilizzando un isolante a base di un composto di afnio al fine di sostituire il tradizionale biossido di silicio. Secondo Gilles Thomas, hanno ridotto di 100 volte il «gate leakage». Nonostante tale successo iniziale, la STMicroelectronics prevede di non commercializzare i primi frutti del progetto PULLNANO prima del 2011. I risultati del precedente progetto NanoCMOS, invece, verranno immessi sul mercato dell'elettronica di consumo entro il 2009. NanoCMOS ha coinvolto 20 partner e ha ricevuto oltre 24 Mio EUR di finanziamenti a titolo del Sesto programma quadro (6°PQ). Il costo complessivo del progetto è di circa 46 Mio EUR. Circa 38 partner sostengono il progetto PULLNANO, che riceve un analogo supporto finanziario. Entrambi i progetti hanno contribuito a dare all'Europa un ruolo di punta nella fabbricazione di semiconduttori, suggerisce Gilles Thomas, il quale aggiunge che il settore altamente competitivo è comunque dominato dai giganti americani e asiatici come Intel e Samsung. Tuttavia, esiste un ampio margine di crescita futura anche perché i chip diventano più economici.
