Servicio de Información Comunitario sobre Investigación y Desarrollo - CORDIS

FP7

HSDAC Resultado resumido

Project ID: 267266
Financiado con arreglo a: FP7-PEOPLE
País: Turquía

Convertidores de digital a analógico de alta velocidad y bajas interferencias

Gracias a fondos europeos, unos científicos han diseñado un convertidor de digital a analógico (DAC) que presenta distorsiones muy leves a frecuencias de alto rendimiento. Las formas de onda puras revisten una importancia especial para la nueva generación de sistemas de comunicación inalámbrica, los equipos de comunicación por radiofrecuencia o la televisión por cable, los cuales exigen velocidades elevadas de transmisión de datos.
Convertidores de digital a analógico de alta velocidad y bajas interferencias
Los dispositivos que cuentan con circuitos integrados no son componentes ideales, y los DAC no son la excepción. Las interferencias del dispositivo y la no linealidad no permiten que el dominio de frecuencia de una señal analógica pura concentre toda la potencia en la frecuencia deseada. Los ingenieros de sistemas recurren al rango dinámico sin efectos espurios (spurious-free dynamic range, SFDR) para medir el ratio entre la señal fundamental y el componente de distorsión armónica o la interferencia mayor.

En un intento por incrementar el rendimiento y la fiabilidad de los DAC, los científicos participantes en el proyecto HSDAC (A 16-bit, 2 giga -sample-per-second, digital-to-analog converter with 85 dB SFDR at Fout=400MHz) realizaron un importante labor dedicada a reducir el SFDR a frecuencias altas. Se fijó el objetivo de alcanzar un valor SFDR de 85 dB, esto es, 9 dB por encima de los DAC más modernos existentes (en 2014). Si se mantiene el SFDR en valores bajos, se consigue que el transmisor no envíe señales espurias a las bandas de frecuencia aledañas que transcurren por el aire o por cables.

Los científicos del proyecto se valieron de distintas técnicas, como el análisis de esquinas (corner analysis), de Monte Carlo y la extracción parásita, para diseñar un DAC de doble canal a 16 bits de baja potencia. Ajustando minuciosamente los tamaños de los transistores, reduciendo al mínimo los tamaños de los circuitos de conmutación y disminuyendo los retardos temporales de las fuentes de corriente segmentadas, obtuvieron unos valores de SFDR inferiores a 78 dB a 240 MHz. Tras incrementar la tasa de muestreo de señal, logrando así una frecuencia de salida de 1,1 GHz, y podando la red de distribución del reloj (clock tree), el equipo logró valores de SFDR de 85 dB con bajo rango de tensiones a la salida (output swing). También se diseñó una interfaz de tasa de transmisión de datos doble y un filtro digital con propiedades de cuantización que posibilitaban SFDR de 95 dB.

Además del primer DAC, que empleaba fuentes de corriente con amplificador cascodo doble, el equipo del proyecto diseñó otro con corriente de salida procedente de un cascodo plegado. Se aplicaron distintos métodos para reducir al mínimo las interferencias provocadas por diafonía. Hubo que introducir varias iteraciones en la disposición (layout) para superar los 85 dB de SFDR en las simulaciones posteriores a la disposición.

Para generar formas de onda más precisas a frecuencias elevadas es necesario identificar y comprender los mecanismos de error de los DAC. HSDAC realizó una aportación pionera y sus resultados se están difundiendo a través de numerosas publicaciones.

Información relacionada

Palabras clave

Bajas interferencias, convertidores de digital a analógico, rango dinámico sin efectos espurios, frecuencias altas, mecanismos de error
Número de registro: 175206 / Última actualización el: 2016-02-23
Dominio: TI, Telecomunicaciones