Forschungs- & Entwicklungsinformationsdienst der Gemeinschaft - CORDIS

FP7

PERSEUS Ergebnis in Kürze

Project ID: 299990
Gefördert unter: FP7-PEOPLE
Land: Vereinigtes Königreich

Das Potenzial von FinFET ausschöpfen

Die Halbleiterindustrie sucht nach Wegen, um die hohe Elektronenmobilität von III-V-Materialien wie InGaAs unter Verwendung von Silizium (Si)-Substraten für die nächsten Generationen von komplementären Metall-Oxid-Halbleitern (CMOS)-Technologie zu nutzen.
Das Potenzial von FinFET ausschöpfen
Bei der Konstruktion von integrierten Schaltungen gibt es drei Arten von Transistoren zur Auswahl: traditionelle Großflächenfeldeffekttransistoren (FET), vollständig verarmte Silizium-zu-Insulator (FD-SOI)-Transistoren und FinFET. Nur FinFET bieten die Möglichkeit, die CMOS-Technologie auf Dimensionen von unter 10 Nanometern zu erweitern.

Im Rahmen des EU-finanzierten Projekts PERSEUS (3D modelling of the performance and variability of high electron mobility transistors for future digital applications) untersuchten Forscher die Skalierbarkeit von Si- und InGaAs-FinFET.

In dieser Multi-Gate-Struktur wird der Halbleiterkörper auf die Seite gedreht, um ein "Fin" des Materials zu bilden, das senkrecht zu der Waferebene steht. Eine Gate-Elektrode befindet sich an der Fin.

Mithilfe modernster 3D-Simulationswerkzeuge untersuchte das PERSEUS-Team die Leistung verschiedener FinFET, deren Abmessungen entsprechend der in der International Technology Roadmap for Semiconductors festgelegten Ziele ausgewählt wurden.

Eine Silizium-auf-Isolator (SOI)-FinFET, die die Gate-Länge von 12,8 auf 8,1 Nanometer reduziert, erhöhte den Ein-Strom um 64%. Für die InGaAs-auf-Isolator (InGaAs-OI)-FinFET betrug der Anstieg 44%, wenn die Gate-Länge von 14,0 auf 10,4 Nanometer skaliert wird.

Darüber hinaus untersuchten die Forscher von PERSEUS den Einfluss von drei verschiedenen mikroskopischen Quellen von Schwankungen, die die Leistung von SOI- und InGaAs-OI-FinFET beeinflussen. Die Anwesenheit von Zufalls-Dotierungen, Line-Kantenrauhigkeit und Metall-Gate-Funktion-Variationen wurden an 300 mikroskopisch unterschiedlichen Transistoren simuliert.

Die Zufalls-Dotierungen induzierten Spannungsänderungen sowohl bei den SOI- als auch bei den InGaAs-OI-FinFET. Die Line-Kantenrauhigkeit führte ebenfalls zu Spannungsschwankungen ähnlich wie bei den zufälligen Dotierungen. Jedoch waren die Metall-Gate-Funktionsvarianten die dominante Quelle von Störungen.

Die Projektergebnisse zu FinFET sind von unschätzbarem Wert, um den strengen Anforderungen von Wissenschaft und Industrie an Schaltkreise und Systeme in der Zukunft gerecht zu werden. Die Ergebnisse des PERSEUS-Projekts sollen Konstrukteuren Hinweise geben, welches die beste Wahl für die zukünftigen digitalen Anwendungen ist. Die Vorteile für die europäische Halbleiterindustrie umfassen eine Senkung der Produktionskosten und eine verbesserte Effizienz für Geräte mit größerem Widerstand gegen Variabilität.

Verwandte Informationen

Fachgebiete

Scientific Research

Schlüsselwörter

FinFET, Halbleiterindustrie, Komplementär-Metalloxid-Halbleiter-Feldeffekttransistoren, 3D-Simulation
Datensatznummer: 180926 / Zuletzt geändert am: 2016-03-30
Bereich: Industrielle Technologien