Service Communautaire d'Information sur la Recherche et le Développement - CORDIS

Surmonter l'obstacle de la vitesse dans les semi-conducteurs

Des mesures in situ associées lors de la fabrication de semi-conducteurs ont révélé pour la première fois la raison des défauts de surface qui limitent la vitesse de traitement d'un appareil. Ce développement ouvre la voie à la prochaine génération d'informatique à haut débit.
Surmonter l'obstacle de la vitesse dans les semi-conducteurs
Gordon Moore, co-fondateur d'Intel, avait prédit dans les années 1960 que le nombre de transistors d'une puce doublerait environ tous les 24 mois. Désormais connue sous le nom de la loi de Moore, cette loi a défini le modèle commercial pour l'industrie des semi-conducteurs dont la croissance exponentielle se poursuit à l'heure actuelle. Pourtant, la quantité perd du terrain face à la qualité, laquelle est mesurée par la performance en l'occurrence, obligeant ainsi les scientifiques à développer des dispositifs électroniques de plus en plus petits.

L'optimisation de la vitesse des circuits de semi-conducteurs complémentaires à oxyde de métal (CMOS) au-delà d'un certain niveau requiert de nouveaux matériaux avec une mobilité électronique plus élevée que celle du silicium (Si). Les semi-conducteurs les plus prometteurs sont les composants semi-conducteurs à base de matériaux issus des groupes III-V, dont l'arséniure de gallium (GaAs), l'arséniure d'indium et de gallium (InGaAs) et le phosphure d'indium (InP). Leur intégration dans la technologie CMOS de Si a été complexe en raison de la création d'une sorte d'obstacle à la mobilité électronique entre le canal et la grille diélectrique découlant des imperfections au niveau de la surface des semi-conducteurs.

Le dépôt par couche atomique d'oxyde d'aluminium (Al2O3) au lieu d'oxyde de silicium (SiO2) en tant qu'interface avec les semi-conducteurs III-V a produit les résultats les plus prometteurs. Néanmoins, la densité de défauts était plus importante que pour les interfaces SiO2/Si. Des scientifiques ont lancé le projet CALDERA («Clustered atomic layer deposition for emerging microelectonic applications»), financé par l'UE, en vue de développer des techniques de mesures in situ simultanées et associées qui permettront de mieux comprendre la production de défauts au cours des procédés de dépôt. Les chercheurs ont eu recours à la microscopie à effet tunnel, à la spectroscopie à effet tunnel et à la spectroscopie photoélectronique par rayons X de synchrotrons en une analyse combinée unique in situ (évitant par là même toute exposition à l'air) d'un même échantillon.

Des techniques ont permis aux chercheurs de déterminer que la génération de défauts sur la surface InP provenait de l'oxydation de surface. Ainsi, la fabrication rentable de dispositifs à haute performance InP pour une informatique à haute vitesse impliquera l'élimination de toutes les sources d'oxydation, y compris l'exposition à l'air ambiant au cours du procédé intégral de fabrication.

CALDERA a fourni la première analyse in situ associée d'un processus de dépôt d'Al2O3, révélant ainsi la source des défauts de surface menant à une performance renforcée des transistors. Armés de ces connaissances, les fabricants pourront surmonter les obstacles qu'ils rencontraient jusqu'ici en augmentant la vitesse des manœuvres électriques du transistor pour un meilleur impact sur les applications informatique à haut débit de demain.

Informations connexes