Wspólnotowy Serwis Informacyjny Badan i Rozwoju - CORDIS

Przełamanie bariery prędkości w półprzewodnikach

Połączenie pomiarów in situ podczas produkcji półprzewodników pozwoliło po raz pierwszy na poznanie przyczyny defektów powierzchni, które obniżają prędkość urządzenia. Odkrycie to toruje drogę ku powstaniu superszybkich komputerów nowej generacji.
Przełamanie bariery prędkości w półprzewodnikach
Gordon Moore, współzałożyciel firmy Intel, przewidywał w latach 60. ub. wieku, że liczba tranzystorów w układzie scalonym będzie podwajać się co około 24 miesiące. Jest to tzw. prawo Moore'a, które stało się fundamentem modelu biznesowego branży półprzewodnikowej, przeżywającej dziś dynamiczny rozwój. Jednakże ilość zaczyna ustępować jakości, rozumianej tu jako wydajność, ze względu na parcie w kierunku mniejszych i szybszych urządzeń elektronicznych.

Optymalizacja prędkości w komplementarnych układach metal-tlenek-półprzewodnik (CMOS) powyżej pewnego poziomu wymaga zastosowania nowych materiałów o większej ruchliwości elektronów niż w przypadku krzemu (Si). Najbardziej obiecującymi z nich są półprzewodniki złożone wykorzystujące związki grup III-V układu okresowego, taki jak arsenek galu (GaAs), arsenek indowo-galowy (InGaAs) czy fosforek indu (InP). Ich wykorzystanie w technologii Si CMOS nie jest łatwe ze względu na powstawanie swego rodzaju bariery dla ruchliwości elektronów między kanałem a dielektrykiem bramki, wywołanej niedoskonałościami powierzchni półprzewodnika.

Najbardziej obiecujące wyniki daje osadzanie warstwy atomowej (ALD) tlenku glinu (Al2O3) zamiast tlenku krzemu (SiO2) jako połączenia z półprzewodnikami III-V. Mimo to, gęstość defektów pozostaje dużo większa niż w przypadku połączeń z SiO2/Si. Naukowcy zainicjowali finansowany przez UE projektu CALDERA ("Clustered atomic layer deposition for emerging microelectonic applications"), aby opracować połączone i jednoczesne techniki pomiaru in situ umożliwiające lepsze zrozumienie powstawania defektów podczas procesu osadzania. Badacze wykorzystali tunelową mikroskopię skaningową, tunelową spektroskopię skaningową oraz synchrotronową spektroskopię rentgenowską fotoelektronów, przy czym technik tych nigdy wcześniej nie łączono ze sobą w jednej analizie in situ (bez narażenia na działanie powietrza) tej samej próbki.

Techniki te pozwoliły naukowcom na ustalenie, że powstawanie defektów na powierzchni InP wynika z jej utleniania. Dlatego też opłacalna produkcja wysokowydajnych urządzeń InP na potrzeby szybkich komputerów będzie wymagała wyeliminowania wszelkich źródeł utleniania, w tym narażenia na działanie powietrza z otoczenia, w całym procesie wytwarzania urządzenia.

W ramach projektu CALDERA przeprowadzono pierwszą kombinowaną analizę in situ procesu osadzania ALD Al2O3, która wykazała bezspornie przyczyny powstawania defektów powierzchni prowadzących do obniżenia wydajności tranzystorów. Dysponując tą wiedzą, producenci mogą pokonać dotychczasowe bariery stojące na drodze do zwiększenia prędkości tranzystorów z korzyścią dla superszybkich komputerów przyszłości.

Powiązane informacje

Śledź nas na: RSS Facebook Twitter YouTube Zarządzany przez Urząd Publikacji UE W górę