European Commission logo
français français
CORDIS - Résultats de la recherche de l’UE
CORDIS
Contenu archivé le 2024-05-23

Advanced techniques for high temperature system-on-chip

Article Category

Article available in the following languages:

Tests à haute température de circuits microélectroniques

Grâce aux améliorations continuelles des technologies de fabrication de semi-conducteurs, les circuits microélectroniques peuvent maintenant être intégrés dans des systèmes critiques utilisés dans l'industrie automobile et l'industrie aéronautique. Pour assurer leur intégrité et leur fiabilité, les partenaires du projet ATHIS ont entrepris de les tester dans leurs conditions réelles de fonctionnement.

Technologies industrielles icon Technologies industrielles

La technologie du silicium sur isolant (SOI) a été largement reconnue comme un choix viable pour le remplacement des substrats de silicium (Si) en volume conventionnels dans la fabrication de semi-conducteurs métal oxyde complémentaire (CMOS). De plus, la technologie SOI offrant une isolation diélectrique ainsi qu'une réduction significative du courant de fuite a été établie comme le choix privilégié pour la conception de systèmes électroniques hétérogènes. L'objectif final du projet ATHIS était de garantir la fiabilité des transistors CMOS basés sur cette technologie en conditions de fonctionnement qui excluent l'utilisation des technologies de semi-conducteurs conventionnelles. Les partenaires du projet à l'université catholique de Louvain en Belgique ont testé des transistors LDMOS (semi-conducteur métal oxyde à diffusion latérale) dans des environnements à températures élevées comme celles que l'on trouve dans un moteur moderne. Pour conforter les résultats des simulations de périphériques numériques, une structure de transistor LDMOS a été fabriquée sur des couches SOI ultraminces dont l'épaisseur ne dépassait pas les 80nm. Il s'agit de la première étude qualitative des phénomènes physiques qui détériorent les caractéristiques en sortie des transistors LDMOS dans les couches SOI ultraminces. En fait, différents effets parasites ont pu être observés à des tensions de grille faibles et élevées, à savoir respectivement l'effet de coude («kink effect») et la quasi-saturation. Les résultats des simulations numériques à deux dimensions (2D) conduites sur la plate-forme ATLAS de Silvaco ont clairement montré que ces deux effets doivent être pris en compte afin d'améliorer la tension de claquage. Sur la base des résultats de simulation et des expériences disponibles, les valeurs optimales de paramètres géométriques tels que la longueur et le dopage de la zone de dérive ainsi que la longueur des plaques de champ ont pu être déterminés. D'autres équilibres entre les caractéristiques des transistors LDMOS font l'objet de recherches afin d'améliorer leurs performances.

Découvrir d’autres articles du même domaine d’application