Chips de bajo coste más pequeños que nunca
No hace tanto que un ordenador ocupaba una habitación entera y los receptores de radio eran tan grandes como una lavadora. Sin embargo, desde hace varios decenios, los dispositivos electrónicos experimentan un proceso de miniaturización continua que probablemente logre ahorros enormes en costes y energía y además permite ganar velocidad a estos dispositivos. La clave de este proceso de miniaturización reside en la computación a teraescala, de la que participan tecnologías ultrarrápidas basadas en microchips únicos capaces de ejecutar billones de operaciones por segundo. Mediante el empleo de tecnología a teraescala, dentro de unos años será posible utilizar componentes semiconductores de menos de diez nanómetros en la fabricación de circuitos integrados para todo tipo de dispositivos. Hay que recordar que un nanómetro es la mil millonésima parte de un metro para percatarse del potencial que poseen estos dispositivos de cara a una reducción extraordinaria del tamaño y la energía necesaria para su funcionamiento, un avance revolucionario para la industria de la electrónica. No obstante, la tecnología de producción de estos dispositivos ultra pequeños aún debe evolucionar considerablemente para resultar fiable. El proyecto financiado con fondos europeos TRAMS («Terascale reliable adaptive memory systems») se propuso impulsar el trabajo en este sentido mediante la mejora del diseño de los chips y en consecuencia de su fiabilidad. El equipo de TRAMS realizó varios análisis de variabilidad y fiabilidad en profundidad con vistas a desarrollar circuitos de chip mucho menos propensos a errores. Estos circuitos están basados en diseños nuevos que los dotan de sistemas de memoria más fiables en comparación con los nanodispositivos actuales, de poca fiabilidad. El reto principal al que se enfrentó el equipo al cargo fue el desarrollo de una computación fiable, eficiente desde el punto de vista energético y rentable mediante el empleo de varias tecnologías nuevas en las que se incluyen transistores que podrían medir menos de cinco nanómetros. El equipo investigó distintas tecnologías y materiales capaces, en principio, de lograr que la computación a teraescala se haga realidad, a saber: - nanotubos de carbono (nanoestructuras cilíndricas diminutas de grafeno); - geometrías de transistor nuevas como FinFET; - nanocables vanguardistas, que ofrecen capacidades de transistor muy avanzadas para su empleo en dispositivos electrónicos de nueva generación. Los investigadores al cargo emplearon modelos para evaluar su fiabilidad a distintos niveles, desde el tecnológico al relativo al circuito. Todo ello podría remodelar el estándar actual de metal-óxido-semiconductor complementario (CMOS) y contribuir a que los fabricantes europeos creen dispositivos CMOS de dimensiones inferiores a los dieciséis nanómetros. El reto de mayor envergadura al que se enfrentan será reducir los dispositivos CMOS por debajo de los cinco nanómetros, un logro que ya empieza a considerarse factible. Los dispositivos CMOS del futuro podrían producir una revolución tecnológica en al campo de las comunicaciones, la seguridad, el transporte o la industria al reportar ahorros energéticos y económicos insólitos. En el consorcio de TRAMS participaron universidades y empresas de España, Bélgica y Reino Unido. La coordinación del proyecto, financiado con cerca de 2,5 millones de euros procedentes de los fondos europeos, estuvo a cargo de la Universidad Politécnica de Cataluña (España). El equipo finalizó su trabajo en diciembre de 2012.Para más información, consulte: TRAMS http://trams-project.upc.edu/ Ficha informativa del proyecto Universidad Politécnica de Cataluña http://www.upc.edu/
Países
Bélgica, España, Reino Unido