X Taller internacional sobre la utilización de métodos paralelos y distribuidos en la certificación, en Snowbird (Estados Unidos)
14 Julio 2011 - 14 Julio 2011
Estados Unidos
El 14 de julio de 2011 se celebrará en Snowbird (Estados Unidos) el X Taller internacional sobre la utilización de métodos paralelos y distribuidos en la certificación.
La importancia creciente de la verificación formal automatizada en la industria está suscitando un interés cada vez mayor en aspectos que repercuten directamente en su aplicabilidad a problemas del mundo real. Uno de los principales retos técnicos estriba en el diseño de herramientas y técnicas que permitan trabajar con modelos de verificación industrial a gran escala.
Al mismo tiempo, en el sector de la informática se está produciendo un gran cambio de paradigma. Los fabricantes de procesadores introducen gradualmente generaciones nuevas de procesadores multinúcleo más potentes. A la vez, actualmente resulta fácil acceder a recursos de computación en nube y no deja de aumentar el tamaño de los dispositivos externos de memoria como discos duros y unidades de estado sólido.
Todos estos acontecimientos obligan a que las técnicas y las herramientas de verificación se sometan a una transición tecnológica igualmente radical para ponerse a la altura de las modernas arquitecturas de hardware.
Ese taller tratará sobre la verificación y el análisis de sistemas muy grandes y complejos, y en concreto sobre el uso de métodos y técnicas que aprovechen las actuales arquitecturas de hardware. Entre los temas a tratar se encuentran:
- Técnicas de memoria paralela o distribuida para verificación;
- Algoritmos de verificación eficientes;
- Algoritmos de verificación acelerados por la unidad de procesamiento;
- Herramientas de verificación dependientes de la plataforma;
- Casos prácticos industriales con métodos paralelos y distribuidos en las técnicas de certificación;
- Aplicaciones de métodos paralelos y distribuidos en técnicas de certificación para biología de sistemas.Para más información, consulte:
http://www.pdmc.cz/PDMC11/(se abrirá en una nueva ventana)
La importancia creciente de la verificación formal automatizada en la industria está suscitando un interés cada vez mayor en aspectos que repercuten directamente en su aplicabilidad a problemas del mundo real. Uno de los principales retos técnicos estriba en el diseño de herramientas y técnicas que permitan trabajar con modelos de verificación industrial a gran escala.
Al mismo tiempo, en el sector de la informática se está produciendo un gran cambio de paradigma. Los fabricantes de procesadores introducen gradualmente generaciones nuevas de procesadores multinúcleo más potentes. A la vez, actualmente resulta fácil acceder a recursos de computación en nube y no deja de aumentar el tamaño de los dispositivos externos de memoria como discos duros y unidades de estado sólido.
Todos estos acontecimientos obligan a que las técnicas y las herramientas de verificación se sometan a una transición tecnológica igualmente radical para ponerse a la altura de las modernas arquitecturas de hardware.
Ese taller tratará sobre la verificación y el análisis de sistemas muy grandes y complejos, y en concreto sobre el uso de métodos y técnicas que aprovechen las actuales arquitecturas de hardware. Entre los temas a tratar se encuentran:
- Técnicas de memoria paralela o distribuida para verificación;
- Algoritmos de verificación eficientes;
- Algoritmos de verificación acelerados por la unidad de procesamiento;
- Herramientas de verificación dependientes de la plataforma;
- Casos prácticos industriales con métodos paralelos y distribuidos en las técnicas de certificación;
- Aplicaciones de métodos paralelos y distribuidos en técnicas de certificación para biología de sistemas.Para más información, consulte:
http://www.pdmc.cz/PDMC11/(se abrirá en una nueva ventana)