Skip to main content
Ir a la página de inicio de la Comisión Europea (se abrirá en una nueva ventana)
español es
CORDIS - Resultados de investigaciones de la UE
CORDIS
Contenido archivado el 2024-06-16

Verification and validation of embedded system design workbench that is how to make sure that systems controlled by intelligent electronic chips will satisfy certain safety conditions

Objetivo

Embedded Systems are built on top of SW and HW capabilities. It is economically convenient to exploit common HW solutions among different applications, through the use of platform based design and architectures based on configurable logic HW. A recurrent problem for the HW integrator is to validate a specific architecture without the knowledge of the final application(s). The development of SW/HW co-simulation methods and related coverage metrics applied at this field are vital to achieve the verification of the embedded system platform.

The verification framework is often constituted by a mix of SW, TLM, RTL. In this context the main goal of the VERTIGO project is the development of a systematic methodology to combine a simulation-based approach (dynamic verification) together with formal verification methods (static verification) integrated into an IP-cores and platform based design flow, for the purpose of producing a SW kit applied to the platform validation.

Such system level based design verification flow must solve three main problems:
- Verification of the correct interaction between all IP-cores and of the system in the networked environment
- Production of a SW layer for the purpose of the embedded platform test
- Verification of the correct modelling of system-level IP-cores and their correct mapping into RTL descriptions.

The solution of these problems require to correctly integrate verification and designing into a robust flow, to smoothly move from verification languages (e.g. SystemC, System Verilog) to RTL languages, to combine dynamic and static verification techniques, thus exploiting and composing a variety of verification engines (e.g. SAT, High-Level Decision Diagrams, Hierarchical Petri Nets, EFSMs, etc.).

VERTIGO addresses a new generation of technologies and tools for modelling and testing embedded platforms that will be the foundation for a viable and cost-efficient mapping of HW/SW systems embedded in intelligent devices.

Ámbito científico (EuroSciVoc)

CORDIS clasifica los proyectos con EuroSciVoc, una taxonomía plurilingüe de ámbitos científicos, mediante un proceso semiautomático basado en técnicas de procesamiento del lenguaje natural. Véas: El vocabulario científico europeo..

Este proyecto aún no se ha clasificado con EuroSciVoc.
Sugiera los ámbitos científicos que considere más relevantes y ayúdenos a mejorar nuestro servicio de clasificación.

Para utilizar esta función, debe iniciar sesión o registrarse

Programa(s)

Programas de financiación plurianuales que definen las prioridades de la UE en materia de investigación e innovación.

Tema(s)

Las convocatorias de propuestas se dividen en temas. Un tema define una materia o área específica para la que los solicitantes pueden presentar propuestas. La descripción de un tema comprende su alcance específico y la repercusión prevista del proyecto financiado.

Convocatoria de propuestas

Procedimiento para invitar a los solicitantes a presentar propuestas de proyectos con el objetivo de obtener financiación de la UE.

Datos no disponibles

Régimen de financiación

Régimen de financiación (o «Tipo de acción») dentro de un programa con características comunes. Especifica: el alcance de lo que se financia; el porcentaje de reembolso; los criterios específicos de evaluación para optar a la financiación; y el uso de formas simplificadas de costes como los importes a tanto alzado.

STREP - Specific Targeted Research Project

Coordinador

STMICROELECTRONICS SRL
Aportación de la UE
Sin datos
Dirección
VIA OLIVETTI 2
20041 AGRATE BRIANZA
Italia

Ver en el mapa

Coste total

Los costes totales en que ha incurrido esta organización para participar en el proyecto, incluidos los costes directos e indirectos. Este importe es un subconjunto del presupuesto total del proyecto.

Sin datos

Participantes (6)

Mi folleto 0 0