Skip to main content
Przejdź do strony domowej Komisji Europejskiej (odnośnik otworzy się w nowym oknie)
polski pl
CORDIS - Wyniki badań wspieranych przez UE
CORDIS
Zawartość zarchiwizowana w dniu 2024-06-16

Verification and validation of embedded system design workbench that is how to make sure that systems controlled by intelligent electronic chips will satisfy certain safety conditions

Cel

Embedded Systems are built on top of SW and HW capabilities. It is economically convenient to exploit common HW solutions among different applications, through the use of platform based design and architectures based on configurable logic HW. A recurrent problem for the HW integrator is to validate a specific architecture without the knowledge of the final application(s). The development of SW/HW co-simulation methods and related coverage metrics applied at this field are vital to achieve the verification of the embedded system platform.

The verification framework is often constituted by a mix of SW, TLM, RTL. In this context the main goal of the VERTIGO project is the development of a systematic methodology to combine a simulation-based approach (dynamic verification) together with formal verification methods (static verification) integrated into an IP-cores and platform based design flow, for the purpose of producing a SW kit applied to the platform validation.

Such system level based design verification flow must solve three main problems:
- Verification of the correct interaction between all IP-cores and of the system in the networked environment
- Production of a SW layer for the purpose of the embedded platform test
- Verification of the correct modelling of system-level IP-cores and their correct mapping into RTL descriptions.

The solution of these problems require to correctly integrate verification and designing into a robust flow, to smoothly move from verification languages (e.g. SystemC, System Verilog) to RTL languages, to combine dynamic and static verification techniques, thus exploiting and composing a variety of verification engines (e.g. SAT, High-Level Decision Diagrams, Hierarchical Petri Nets, EFSMs, etc.).

VERTIGO addresses a new generation of technologies and tools for modelling and testing embedded platforms that will be the foundation for a viable and cost-efficient mapping of HW/SW systems embedded in intelligent devices.

Dziedzina nauki (EuroSciVoc)

Klasyfikacja projektów w serwisie CORDIS opiera się na wielojęzycznej taksonomii EuroSciVoc, obejmującej wszystkie dziedziny nauki, w oparciu o półautomatyczny proces bazujący na technikach przetwarzania języka naturalnego. Więcej informacji: Europejski Słownik Naukowy.

Projekt nie został jeszcze sklasyfikowany według klasyfikacji EuroSciVoc.
Wskaż dziedziny nauki, które twoim zdaniem są najbardziej istotne z punktu widzenia tego projektu i pomóż nam usprawnić naszą usługę klasyfikacji.

Aby użyć tej funkcji, musisz się zalogować lub zarejestrować

Program(-y)

Wieloletnie programy finansowania, które określają priorytety Unii Europejskiej w obszarach badań naukowych i innowacji.

Temat(-y)

Zaproszenia do składania wniosków dzielą się na tematy. Każdy temat określa wybrany obszar lub wybrane zagadnienie, których powinny dotyczyć wnioski składane przez wnioskodawców. Opis tematu obejmuje jego szczegółowy zakres i oczekiwane oddziaływanie finansowanego projektu.

Zaproszenie do składania wniosków

Procedura zapraszania wnioskodawców do składania wniosków projektowych w celu uzyskania finansowania ze środków Unii Europejskiej.

Brak dostępnych danych

System finansowania

Program finansowania (lub „rodzaj działania”) realizowany w ramach programu o wspólnych cechach. Określa zakres finansowania, stawkę zwrotu kosztów, szczegółowe kryteria oceny kwalifikowalności kosztów w celu ich finansowania oraz stosowanie uproszczonych form rozliczania kosztów, takich jak rozliczanie ryczałtowe.

STREP - Specific Targeted Research Project

Koordynator

STMICROELECTRONICS SRL
Wkład UE
Brak danych
Adres
VIA OLIVETTI 2
20041 AGRATE BRIANZA
Włochy

Zobacz na mapie

Koszt całkowity

Ogół kosztów poniesionych przez organizację w związku z uczestnictwem w projekcie. Obejmuje koszty bezpośrednie i pośrednie. Kwota stanowi część całkowitego budżetu projektu.

Brak danych

Uczestnicy (6)

Moja broszura 0 0