Dos proyectos de la UE minimizan el tamaño de los chips semiconductores
Dos proyectos financiados por la UE han llevado al límite la miniaturización de chips para intentar reducir aún más el tamaño de los circuitos semiconductores complementarios de óxido metálico (CMOS). El proyecto NanoCMOS, que finalizó en 2006, ha contribuido a desarrollar semiconductores para nodos de 45 nanometros (nm), mientras que su sucesor, el proyecto PULLNANO, pretende conseguir nodos de 32 nm y, en última instancia, de 22 nm. «La industria de semiconductores se dedica a vender milímetros cuadrados de silicona», afirma Gilles Thomas, director de los programas de cooperación en I+D del fabricante francés de semiconductores, STMicroelectronics, socio coordinador de los dos proyectos. «Al meter más transistores en un chip estamos dando más capacidad, más funcionalidad y más potencia informática por el mismo precio. Este es el motivo de que aparatos como los teléfonos móviles, las pantallas de LCD, las televisiones y los reproductores de DVD se estén abaratando». Los chips más utilizados en los productos de hoy en día presentan entre 65 y 90 nm de tamaño, siendo unas mil veces más pequeños que el ancho de un cabello humano. Sin embargo, los socios del proyecto creen que todavía se pueden miniaturizar aún más, hasta que ya deje de ser rentable, probablemente en torno a entre los 16 y los 11 nm, calcula el Sr. Thomas. Todavía no se ha llegado a este punto y, si es verdad lo que dice, se tardará en torno a otros 12 a 15 años en conseguir. Actualmente, el límite real de rendimiento de los procesadores informáticos lo marca un efecto de mecánica cuántica conocido como fuga de compuerta, donde los portadores de carga móviles como los electrones escapan a través de las regiones aislantes del chip. Esta fuga aumenta exponencialmente conforme disminuye el grosor de la región aislante. Los investigadores PULLNANO han solucionado este problema con un aislante basado en un compuesto de hafnio que sustituye al tradicional dióxido de silicona. Según el Sr. Thomas, como resultado han logrado reducir cien veces la fuga de compuerta. A pesar de este primer éxito, STMicroelectronics no tiene previsto comenzar la comercialización de los primeros resultados del proyecto PULLNANO antes de 2011. Los de su predecesor NanoCMOS, podrían, por el contrario, abrirse camino en la electrónica de consumo muy pronto, en 2009. En el proyecto NanoCMOS participaron veinte socios y disponía de una financiación procedente del Sexto Programa Marco (6PM) que superaba los 24 millones de euros. El coste total de proyecto ronda los 46 millones de euros. En el proyecto PULLNANO participan 38 socios, con una subvención similar. Ambos proyectos han contribuido a situar a Europa en la vanguardia de la fabricación de semiconductores, apunta el Sr. Thomas. El sector altamente competitivo sigue no obstante, según señala, dominado por los gigantes americanos y asiáticos, como son Intel y Samsung. No obstante, todavía hay posibilidades de crecimiento, incluso si se produce el abaratamiento de los chips.