De plus en plus petit: un projet de l'UE réduit la taille des puces à semi-conducteurs
Deux projets financés par l'UE ont tenté de pousser les limites de la miniaturisation des puces. Les chercheurs participant aux projets ont tenté de fabriquer des puces à semi-conducteurs à oxyde de métal complémentaire (CMOS pour complementary metal-oxide semiconductor) encore plus petites que celles qui existent actuellement. Le projet NanoCMOS s'est achevé en 2006. Il a permis de développer des semi-conducteurs à noeuds de 45 nanomètres (nm). Son projet d'évaluation intitulé PULLNANO tentera d'atteindre les 32nm puis, à terme, les 22nm. «L'industrie du semi-conducteur se spécialise dans la vente de millimètres carrés de silicone», déclare Gilles Thomas, directeur de programmes de coopération dans la R&D chez le partenaire en charge de la coordination des deux projets, le fabricant français de semi-conducteurs STMicroelectronics. «Ainsi, en empilant davantage de transistors dans une puce, davantage de capacité, de fonctionnalité et de puissance de calcul sont offertes pour le même prix. C'est pourquoi les téléphones portables, les télévisions LCD et les lecteurs de DVD sont devenus si abordables.» Les puces les plus fréquemment utilisées actuellement mesurent entre 65 et 90 nm, soit 1000 fois plus petits que la largeur d'un cheveu humain. Cependant, les partenaires du projet pensent qu'il est possible de réduire davantage la taille de ces puces, jusqu'à ce que cela ne présente plus aucun profit (autrement dit, entre 16 et 11nm), estime M. Thomas. Cette étape n'a cependant pas encore été atteinte. Ainsi, si les dires de M. Thomas se vérifient, ce projet ne sera réalisable que d'ici 12 à 15 ans. Actuellement, la limite réelle à la performance de l'ordinateur à processeur est un effet de mécanique quantique connu en tant que «courant de fuite de grille», dans lequel les porteurs de charge mobile tels que les électrons pénètrent les régions isolantes dans la puce. Cette fuite augmente de manière exponentielle à mesure que la région isolante diminue. Les chercheurs du projet PULLNANO ont fait face à ce problème en utilisant un isolant à base d'hafnium pour remplacer le dioxyde de silicone traditionnel. Selon M. Thomas, les chercheurs ont réussi à obtenir une réduction au centième du courant de fuite de grille. Malgré cette réussite préliminaire, STMicroelectronics ne pense pas commercialiser les premiers fruits du projet PULLNANO avant 2011. Les résultats du projet précurseur NanoCMOS, en revanche, pourraient être commercialisés dans le domaine de l'électronique de grande consommation dès 2009. Le projet NanoCMOS a impliqué la participation de 20 partenaires et disposait d'un financement supérieur à 20 millions d'euros au titre du sixième programme-cadre (6e PC). Le coût total du projet s'élevait à environ 46 millions d'euros. Quelque 38 partenaires contribuent au projet PULLNANO, qui reçoit un soutien financier semblable. Selon M. Thomas, les deux projets ont aidé l'Europe à obtenir une place de choix dans le domaine de la fabrication de semi-conducteurs. Il fait remarquer que ce secteur hautement compétitif reste cependant dominé par les méga-entreprises américaines et asiatiques telles qu'Intel et Samsung. Il n'est cependant pas trop tard pour développer ce secteur en vue de réduire le prix des puces de manière considérable.