Nanoélectronique: un projet inscrit au 6e PC va permettre à l'UE de tenir son rang
Soucieuse de permettre à l'Europe de conserver sa position d'avant-garde dans le domaine de la nanoélectronique, la Commission européenne va allouer 24,17 millions d'euros à un nouveau projet visant à repousser les limites des semi-conducteurs en termes de performances et de densité. Baptisé NanoCMOS (Complementary Metal Oxide Semi-conductor), ce projet constitue une tentative de poursuite de mise à l'échelle (agencement en série graduée). Son objectif est donc de s'inscrire à l'avant-garde des changements et révolutions nécessaires concernant les matériaux, les modules de traitement, l'architecture de circuits et d'interconnexion, de même que du travail de caractérisation, de modélisation et de simulation allant de pair, indispensables pour permettre le saut de génération du 45 au 32 nanomètres des noeuds CMOSD. "NanoCMOS est un vaste projet axé sur les activités de recherche-développement (R&D) nécessaires à la mise au point des procédés de fabrication en 45 nm, 32 nm et au-delà, exception faite de la lithographie", expliquent les partenaires associés au projet, parmi lesquels on compte les trois plus grands marchands européens de puces électroniques (STMicroelectronics, Philips et Infineon), ainsi que des instituts de recherche et des petites et moyennes entreprises (PME). Les partenaires préparent actuellement la seconde phase, au cours de laquelle les technologies mises au point seront validées en environnement industriel. NanoCMOS a trois principaux objectifs. Le premier consiste à démontrer la faisabilité de modules de procédés logiques CMOS frontaux et dorsaux au 45 nm. Pour y parvenir, les partenaires envisagent de réaliser d'ici fin 2005, en tant que dispositif de démonstration, une puce SRAM agressive affichant les meilleures caractéristiques au monde et dotée d'une structure de métallisation de pointe à deux niveaux. Le second objectif porte sur des recherches exploratoires sur des aspects critiques des matériaux en préparation en vue du passage à des noeuds de traitement au 32 et 22 nm. Un dispositif de démonstration pour cette prochaine génération de noeuds sera établi courant 2007. Enfin, le troisième objectif du projet consistera à prendre les résultats obtenus dans le cadre du premier, et de généraliser le processus en vue de produire un procédé logique CMOS au 45 nm, qui débouchera sur la fabrication de puces haute complexité sur tranches de 300 mm aptes à la commercialisation. Cet objectif devrait lui aussi être atteint avant la fin 2007. En corollaire de ce projet, un "Réseau d'Excellence" a été créé pour regrouper les meilleures équipes de recherche européennes dans le domaine des semi-conducteurs de manière à formuler un programme de recherche complémentaire aux besoins de NanoCMOS. "A eux deux, NanoCMOS et SiNano couvrent l'ensemble du domaine de la microélectronique sur silicium, du noeud de 45 nm à ce que les spécialistes considèrent comme la limite du CMOS", explique Guillermo Bomchil, directeur du projet NanoCMOS. "Il s'agit d'un projet ambitieux", a-t-il conclu. "Les entreprises technologiques européennes sont souvent à la traîne par rapport à leurs consoeurs nippones et américaines. L'Europe n'a pas su s'associer de manière significative au boom de la microélectronique des années 1970 1980, et les gouvernements européens sont déterminés à ne pas rater le 'train' de la prochaine nanorévolution".