Un proyecto financiado con fondos comunitarios desarrolla un lenguaje de especificación de microchip
Un proyecto financiado con fondos comunitarios ha desarrollado un avanzado lenguaje de especificación de microchip que permitirá la sustitución del inglés poco claro con una descripción matemáticamente precisa de las funciones y del diseño del procesador. El diseño de un microchip es una tarea complicada. En primer lugar está la cuestión de la funcionalidad. Los ingenieros describen, en minucioso detalle y un inglés claro, aquello que un microchip determinado debe hacer. Se trata de una labor esencial en la que se detallan las especificaciones del chip para cada fase del proceso de creación del microchip: diseño, fabricación y verificación. En cada etapa del desarrollo, los ingenieros están obligados a convertir la lista de especificación en inglés en un conjunto de funciones matemáticamente precisas. El problema reside en que el inglés no es un lenguaje preciso desde el punto de vista matemático. Por lo tanto, los problemas de interpretación son muy comunes. El problema se ve agravado por el hecho de que en cada fase se usan lenguajes diferentes, debido a que las empresas de microchips no emplean los mismos lenguajes. Esto hace que todo el proceso del diseño de microprocesadores sea extremadamente ineficiente, costoso y propenso al error. «Antes del lenguaje de especificación de procesos (PSL) no había un estándar industrial que describiera las propiedades de los microchips», explicó Cindy Eisner, coordinadora del proyecto PROSYD sobre el diseño de sistemas basados en procesos, del Laboratorio de Investigación de IBM en Haifa (Israel). «Ahora el IEEE [Instituto de Ingenieros Eléctricos y Electrónicos] ha adoptado el PSL como lenguaje de especificación estándar. De modo que ahora contamos con una industria estándar para el diseño de microprocesadores», añadió la coordinadora. La misión del proyecto PROSYD consistía en primer lugar en crear herramientas para hacer uso del PSL en el diseño, la fabricación y la verificación de chips. El proyecto empleó entonces estas herramientas para demostrar los beneficios del PSL. Por último, pretendía fomentar una revolución en el diseño de chips promoviendo el PSL como nuevo estándar industrial. El proyecto obtuvo buenos resultados en lo que respecta a reducir errores de diseño en un 50% y a aumentar la eficiencia del diseño. Al final del proyecto, de dos años de duración y siete millones de euros, PROSYD mostró una reducción asombrosa en los errores de diseño de hasta el 100%, mientras que a su vez aumentó la eficiencia de diseño entre 16 y 22%. Después de que los diseñadores se familiaricen con el nuevo conjunto de herramientas y el nuevo lenguaje, todavía se puede esperar un beneficio aún más impactante, sugirió el Dr. Eisner.
Países
Israel, Islandia