Autorzy projektu finansowanego przez UE opracowują język specyfikacji chipów
Autorzy projektu finansowanego z funduszy unijnych opracowali przełomowy język specyfikacji chipów, który umożliwi zastąpienie niejasnego języka angielskiego matematycznie precyzyjnym opisem konstrukcji i funkcji procesora. Projektowanie chipa jest zadaniem szczególnie skomplikowanym. Przede wszystkim należy określić jego funkcje. Używając prostego języka angielskiego, inżynierowie opisują z najdrobniejszymi szczegółami, jakie zadania powinien wykonywać dany układ scalony. Jest to czynność ogromnie ważna, pozwalająca na sporządzenie dokładnych specyfikacji układu dla każdego etapu jego tworzenia: projektowania, wytwarzania i weryfikacji. Na każdym z tych etapów inżynierowie muszą przekształcić listę specyfikacyjną w języku angielskim w matematycznie precyzyjny zestaw funkcji. I tu rodzą się trudności, ponieważ angielski nie jest językiem matematycznie precyzyjnym i dlatego bardzo często pojawiają się problemy interpretacyjne. Są one potęgowane faktem, że na każdym etapie stosuje się inny język, a języki te są różne w różnych firmach produkujących chipy. Wszystko to sprawia, że cały proces projektowania mikroprocesorów jest mało wydajny, bardzo kosztowny i obarczony wysokim ryzykiem błędu. - Przed powstaniem języka opisu właściwości (PSL) standardy opisywania cech chipów nie istniały - tłumaczy Cindy Eisner, koordynator projektu PROSYD (Property-Based System Design - opis systemu w oparciu o cechy) z laboratorium badawczego IBM w Hajfie w Izraelu. - W tej chwili IEEE [Institute of Electrical and Electronics Engineers, Inc] uznał PSL za standardowy język specyfikacji, mamy więc wreszcie branżową normę projektowania mikroprocesorów - dodaje. Początkowo zadaniem finansowanego ze środków unijnych projektu PROSYD było opracowanie narzędzi umożliwiających korzystanie z PSL w projektowaniu, wytwarzaniu i weryfikacji chipów. Następnie partnerzy projektu wykorzystywali te narzędzia do prezentacji zalet PSL. W końcu dążyli do zrewolucjonizowania projektowania chipów dzięki wprowadzeniu PSL jako nowego standardu w branży. Partnerzy projektu osiągnęli swój cel ograniczenia liczby błędów w projektowaniu o 50 procent, a także zwiększenia wydajności projektowania. Pod koniec dwuletniego projektu, którego budżet wynosił 7 milionów euro, wykazali możliwość zmniejszenia liczby błędów projektowych nawet o 100 procent, przy jednoczesnym zwiększeniu wydajności projektowania o 16-22 procent. Dr Eisner sugeruje, że można spodziewać się jeszcze większego wzrostu wydajności, kiedy projektanci lepiej zaznajomią się z nowym zestawem narzędzi i nowym językiem.
Kraje
Izrael, Islandia