Skip to main content
Ir a la página de inicio de la Comisión Europea (se abrirá en una nueva ventana)
español español
CORDIS - Resultados de investigaciones de la UE
CORDIS
Contenido archivado el 2024-06-10
In-situ technique for innovative reliability assessment of advanced, high density electrical interconnection

Article Category

Article available in the following languages:

Ensayos con interconexiones I/O en alta resolución y a altas temperaturas

Un consorcio formado por tres socios complementarios que son asimismo usuarios finales en el ámbito de la industria de empaquetado ha unido sus fuerzas en la consecución de una nueva tecnología avanzada de interconexión eléctrica entrada / salida ("Input / Output", I/O). Dentro de este consorcio uno de los socios se ha encargado del desarrollo de un banco de pruebas de choque térmico con posibilidad de medición en alta resolución.

El empaquetado electrónico utiliza técnicas que están en el límite de la tecnología de chip único y ello conlleva una reducción en su tamaño y que sean cada vez más potentes y deban funcionar con parámetros de temperatura adversa. Como consecuencia de las necesidades previstas para el futuro en el campo de empaquetado electrónico, como por ejemplo en entornos con alteraciones de temperatura, los chips utilizan una nueva generación de tecnologías y materiales de interconexión entrada / salida. El objetivo fundamental del proyecto era desarrollar y validar una serie de técnicas que permitieran evaluar la fiabilidad de las interconexiones eléctricas I/O. Estas técnicas debían satisfacer las necesidades existentes en cuanto a brevedad del periodo de prueba, alta sensibilidad al envejecimiento de los mecanismos eléctricos I/O y gran capacidad de predicción. Las pruebas estaban destinadas a analizar resultados comparativos entre tecnologías tradicionales y tecnologías avanzadas de interconexión, con un especial interés en los chips invertidos, con adhesivos isotrópicos y arrays de soportes poliméricos. La industria de empaquetado debe hacer frente a tres obstáculos fundamentales, que son la evaluación, optimización y fiabilidad de los chips. Frente al problema de la fiabilidad, la utilización de técnicas clásicas no ha proporcionado suficiente información sobre la cinética del envejecimiento y la calificación de la fiabilidad requiere demasiado tiempo. Por ello ha sido necesario desarrollar nuevas técnicas para la evaluación de las interconexiones eléctricas I/O. Dadas las limitaciones del proceso de circulación de temperatura, los dispositivos sometidos a prueba (Devices Under Test - DUT) tuvieron que ser procesados mediante el concepto de "detección de temperatura interna" (Local Temperature Sensing – LTS), lo que ha permitido medir de forma continua la conexión en el DUT mientras aún se halla en la cámara circulante. Posteriormente y gracias a la utilización de un algoritmo de corrección que permite establecer la desviación de temperatura interna, se pudo medir mediante la resistencia del valor de contacto la temperatura real en diferentes momentos concretos. Otras iniciativas dieron sus frutos con la utilización del concepto LTS en un sistema de circulación térmica aire-aire, cuando con anterioridad se había empleado exclusivamente en hornos continuos. La empresa holandesa responsable de todas estas mejoras ha conseguido asimismo resolver el problema de la prevención de corrientes de fugas imprevistas por condensación del agua cuando se pasa de cámaras de alta temperatura a cámaras de baja temperatura. Existe un prototipo / demostrador de pruebas y se han solicitado ya las correspondientes patentes, que están no obstante pendientes de concesión.

Descubra otros artículos del mismo campo de aplicación

Mi folleto 0 0