Skip to main content

Nanoresonators with Integrated circuitry for high sensitivity and high resolution mass detection

Article Category

Article available in the folowing languages:

Optimización de nanosensores de masa

En el marco del proyecto NANOMASS I se demostró la viabilidad de fabricar nanopalancas (nanocantilevers) integradas en circuitería CMOS para la detección de masa. Posteriormente, en el NANOMASS II se han calibrado estos sensores, extremadamente precisos.

Economía digital

Puede fabricarse un detector de masa novedoso dotado de capacidades de medición extraordinarias creando un arreglo de palancas de silicio a escala nanométrica y combinándolas con CMOS (semiconductor complementario de óxido de metal). Se utiliza la nanolitografía para colocar la estructura nanomecánica en el circuito CMOS una vez se ha completado. Los socios de NANOMASS II han desarrollado enormemente esta técnica de fabricación. Con la técnica de la nanolitografía como base, se ha utilizado un microscopio de fuerza atómica (AFM) para definir la estructura a nanoescala sobre la circuitería CMOS. La nanolitografía con AFM no sólo reduce las dimensiones de las nanopalancas, sino que además favorece el proceso de limpieza de la superficie donde se definirán las nanoestructuras. Es necesario que la rugosidad de la superficie sea baja y que no haya partículas contaminantes, lo cual se consigue usando una capa fina de aluminio, que se oxida localmente con la punta del AFM. Para la fabricación de la circuitería CMOS se utiliza una oblea de silicio sobre aislante (SOI). Esto brinda la oportunidad de reducir aún más las dimensiones de las nanopalancas, porque ahora puede usarse silicio cristalino en lugar de polisilicio para su fabricación. Estructuralmente, el circuito CMOS está debajo, en el lado de silicio de la oblea, mientras que la estructura nanomecánica se encuentra en la capa superior SOI. Las técnicas de fabricación creadas no sólo proporcionan a las ciencias del medio ambiente y la bioquímica un detector de masa compacto y preciso, sino que también pueden usarse en general para definir nanoestructuras sobre sustratos CMOS preprocesados. El innovador método tecnológico que se empleó durante este proyecto condujo a la fabricación de demostradores que ahora se someterán a exhaustivas pruebas de funcionalidad. Por tanto es previsible disponer de aplicaciones industriales próximamente.

Descubra otros artículos del mismo campo de aplicación