Ottimizzazione di nanosensori di massa
Un nuovo rivelatore di massa con straordinarie capacità di misurazione può essere fabbricato creando una matrice di cantilever in silicio a scala nanometrica combinata a una circuiteria CMOS (Complementary Metal-Oxide Semiconductor). Per collocare la struttura nanometrica nel circuito CMOS già completo viene impiegata la nanolitografia. La tecnica di fabbricazione è stata ampiamente elaborata dai partner del progetto NANOMASS II. Utilizzando la tecnica di nanolitografia come base, attualmente è stato utilizzato un microscopio a forza atomica (AFM) per la definizione della struttura a scala nanometrica del circuito CMOS. La nanolitografia AFM non solo riduce le dimensioni dei nanocantilever, ma contribuisce anche al processo di pulizia della superficie ove verranno quindi definite le nanostrutture. È necessario che la superficie presenti limitatissime irregolarità e la mancanza di particelle contaminanti; a tale scopo viene utilizzato un sottile strato di alluminio, ossidato localmente dalla punta dell'AFM. Per la fabbricazione del circuito CMOS è stato utilizzato un wafer SOI (Silicon on Insulator). Il sistema consente l'opportunità di ridurre ulteriormente le dimensioni dei nanocantilever, dal momento che per la fabbricazione attualmente è possibile utilizzare silicio cristallino invece del polisilicone. Strutturalmente, il circuito CMOS occupa il livello inferiore, sul lato in silicio del wafer, mentre la struttura nanomeccanica è al livello SOI superiore. Le tecniche di fabbricazione sviluppate non solo forniscono alle scienze ambientali e biochimiche un rivelatore di massa compatto e sensibile, ma possono essere impiegate anche in generale per la definizione di nanostrutture su substrati di CMOS pre-trattati. L'approccio tecnologico innovativo adottato nel corso di questo progetto ha prodotto la fabbricazione di componenti dimostrativi che saranno sottoposti ad ulteriori ed ampie verifiche di funzionalità. Presto saranno disponibili applicazioni a livello industriale.
