Skip to main content
Aller à la page d’accueil de la Commission européenne (s’ouvre dans une nouvelle fenêtre)
français fr
CORDIS - Résultats de la recherche de l’UE
CORDIS
Contenu archivé le 2024-04-19

Formal Design and Correctness Verification of Synchronous and Asynchronous Digital VLSI Systems

Objectif

Functional verification is one of the bottlenecks of VLSI-based system design. For economic and industrial reasons, the design of VLSI circuits must be completely validated before manufacturing. Current VLSI validation is still done mainly through the simulation of a limited set of test cases. This does not guarantee correctness. Formal verification methods, on the other hand, are analytic, and avoid the simulation of specific input stimuli. They have the potential to guarantee the correctness of implemented circuits with respect to their specifications for all allowable input stimuli.

Fundamental problems still have to be formalised, and efficient domain-specific solutions still need to be found in order to be able to bring formal verification into use for realistically sized applications.

The group will address the following topics: efficient basic verification techniques; efficient and automatic verification tools for both synchronous and asynchronous designs; methodologies for designing verifiable circuits; symbolic state-space exploration techniques; verification from lower level (gate and transistor switch) up to higher levels; specification formalisms and provable subsets of HDLs; formal verification from industry-standard VHDL language; integration through a common data model and a common verification methodology; and evaluation of progress in verification technology and methodology through applying both to real chip designs.

A multi-disciplinary approach is required. The combination of universities and an electronics research institute gives the appropriate balance between a theoretical approach and one focusing on applied methods. The group will further its objectives through its own internal contact network which will involve meetings of partners active in the above topic areas. The group may organise international workshops in the field of formal hardware design and will participate in workshops involving formal methods and design methodology related topics.

POTENTIAL

This working group aims to enhance the potential for future technological breakthroughs by identifying novel techniques for the formal verification of the complex VLSI systems that will be required by the European IT industry. The progress of this working group will be regularly presented at international conferences and workshops and in publications.

Champ scientifique (EuroSciVoc)

CORDIS classe les projets avec EuroSciVoc, une taxonomie multilingue des domaines scientifiques, grâce à un processus semi-automatique basé sur des techniques TLN. Voir: Le vocabulaire scientifique européen.

Ce projet n'a pas encore été classé par EuroSciVoc.
Proposez les domaines scientifiques qui vous semblent les plus pertinents et aidez-nous à améliorer notre service de classification.

Vous devez vous identifier ou vous inscrire pour utiliser cette fonction

Programme(s)

Programmes de financement pluriannuels qui définissent les priorités de l’UE en matière de recherche et d’innovation.

Thème(s)

Les appels à propositions sont divisés en thèmes. Un thème définit un sujet ou un domaine spécifique dans le cadre duquel les candidats peuvent soumettre des propositions. La description d’un thème comprend sa portée spécifique et l’impact attendu du projet financé.

Données non disponibles

Appel à propositions

Procédure par laquelle les candidats sont invités à soumettre des propositions de projet en vue de bénéficier d’un financement de l’UE.

Données non disponibles

Régime de financement

Régime de financement (ou «type d’action») à l’intérieur d’un programme présentant des caractéristiques communes. Le régime de financement précise le champ d’application de ce qui est financé, le taux de remboursement, les critères d’évaluation spécifiques pour bénéficier du financement et les formes simplifiées de couverture des coûts, telles que les montants forfaitaires.

Données non disponibles

Coordinateur

Interuniversitair Mikroelektronica Centrum
Contribution de l’UE
Aucune donnée
Adresse
Kapeldreef 75
3030 Heverlee
Belgique

Voir sur la carte

Coût total

Les coûts totaux encourus par l’organisation concernée pour participer au projet, y compris les coûts directs et indirects. Ce montant est un sous-ensemble du budget global du projet.

Aucune donnée

Participants (5)

Mon livret 0 0