Skip to main content
Weiter zur Homepage der Europäischen Kommission (öffnet in neuem Fenster)
Deutsch Deutsch
CORDIS - Forschungsergebnisse der EU
CORDIS
Inhalt archiviert am 2024-05-29

Signal Processing in the EncryptEd Domain

Projektbeschreibung


FET Open cut-off 14/3/2006

The goal of SPEED is to foster the advancement of the marriage between Signal Processing and Cryptographic techniques, both at theoretical and practical level. The objective is the initiation and development of a totally new and unexplored interdisciplinary framework and technologies for signal processing in the encrypted domain (s.p.e.d.). As a result, entirely new solutions will emerge to the problem of security in multimedia communication/consumption, and digital signal manipulations.Most of technological solutions proposed so far to cope with multimedia security simply tried to apply some cryptographic primitives on top of the signal processing modules. These solutions are based on the assumption that the two communicating parties trust each other, so that the encryption is used only to protect the data against third parties. In many cases, though, this is not the case. For instance, in copyright protection applications, the content owner do not trust the users. Recently, some pioneering works addressing a few scattered scenarios have pointed out that a possible solution to the above problems could consist in the application of the signal processing modules in the encrypted domain.It is the aim of SPEED to foster the birth of the new s.p.e.d. discipline and to demonstrate its ability to provide solutions to the call for security stemming from some selected application scenarios, including multimedia security and privacy-preserving access to sensitive contents. SPEED research activity will be carried out both at a theoretical and a practical level, the theoretical part being dedicated to the development of a general framework investigating the fundamental limits and trade-offs of s.p.e.d. and the practical part being devoted to the development of some of the basic s.p.e.d. building blocks and to their application in some selected scenarios. The project will end with the validation of the proposed solutions by means of a demonstrator.

Wissenschaftliches Gebiet (EuroSciVoc)

CORDIS klassifiziert Projekte mit EuroSciVoc, einer mehrsprachigen Taxonomie der Wissenschaftsbereiche, durch einen halbautomatischen Prozess, der auf Verfahren der Verarbeitung natürlicher Sprache beruht. Siehe: Das European Science Vocabulary.

Sie müssen sich anmelden oder registrieren, um diese Funktion zu nutzen

Programm/Programme

Mehrjährige Finanzierungsprogramme, in denen die Prioritäten der EU für Forschung und Innovation festgelegt sind.

Thema/Themen

Aufforderungen zur Einreichung von Vorschlägen sind nach Themen gegliedert. Ein Thema definiert einen bestimmten Bereich oder ein Gebiet, zu dem Vorschläge eingereicht werden können. Die Beschreibung eines Themas umfasst seinen spezifischen Umfang und die erwarteten Auswirkungen des finanzierten Projekts.

Aufforderung zur Vorschlagseinreichung

Verfahren zur Aufforderung zur Einreichung von Projektvorschlägen mit dem Ziel, eine EU-Finanzierung zu erhalten.

FP6-2002-IST-C
Andere Projekte für diesen Aufruf anzeigen

Finanzierungsplan

Finanzierungsregelung (oder „Art der Maßnahme“) innerhalb eines Programms mit gemeinsamen Merkmalen. Sieht folgendes vor: den Umfang der finanzierten Maßnahmen, den Erstattungssatz, spezifische Bewertungskriterien für die Finanzierung und die Verwendung vereinfachter Kostenformen wie Pauschalbeträge.

STREP - Specific Targeted Research Project

Koordinator

UNIVERSITA' DEGLI STUDI DI SIENA
EU-Beitrag
€ 317 900,00
Adresse
Via Roma, 56
53100 Siena
Italien

Auf der Karte ansehen

Aktivitätstyp
Higher or Secondary Education Establishments
Gesamtkosten

Die Gesamtkosten, die dieser Organisation durch die Beteiligung am Projekt entstanden sind, einschließlich der direkten und indirekten Kosten. Dieser Betrag ist Teil des Gesamtbudgets des Projekts.

Keine Daten

Beteiligte (5)

Mein Booklet 0 0