Skip to main content
Weiter zur Homepage der Europäischen Kommission (öffnet in neuem Fenster)
Deutsch de
CORDIS - Forschungsergebnisse der EU
CORDIS
Inhalt archiviert am 2024-05-07

Evaluation and demonstration of the simulation and enhancement tool

Ziel

A very important part of the design flow is the design verification to improve the yield. The design and the layout have to be examined not only in the view of minimisation of silicon area used or high speed of the circuit, but also with respect to manufacturability. If we want to generate such robust designs, the existence of parameter variations resulting from unintentional variations in the process parameters must be accounted for.

A second issue of design verification is to find weaknesses in the layout. This is especially important for digital CMOS circuits as for a stable production line the yield is limited by functional yield losses (not parametric yield losses). Spot defects occurring unavoidably during the production process limit the achievable yield.

AISS Gmbh has developed YETI, a new yield estimation and optimisation tool which assimilates all experience and know-how from research to date. The basis of YETI is the computation of critical areas on the layout level especially for shorts between conducting regions. It enables the choice of different defect models, simulation of process induced layout deformations as observed in manufacturing like over/under etching, rounding of corners, optical proximity effect simulation and both numerical and visual output or results.

The evaluation and investigation of YETI by Siemens under industrial conditions for layout characterisation with respect to defect-related yield, compatible with the existing design flow, is the goal of this project. For selected circuits especially sensitive to failure modes caused by spot defects, the new tool will be applied to show how the yield can be calculated in advance and how the layout can be optimised for higher yield.

For the integration of electronic systems in telecommunications, automobiles and consumer electronics the demands with respect to the performance and time-to-market are increasing rapidly. Thus the efficient control of the concurrent engineering processes design, layout and production line performance is of essential importance for the optimisation of the overall function of integrated circuits.

Wissenschaftliches Gebiet (EuroSciVoc)

CORDIS klassifiziert Projekte mit EuroSciVoc, einer mehrsprachigen Taxonomie der Wissenschaftsbereiche, durch einen halbautomatischen Prozess, der auf Verfahren der Verarbeitung natürlicher Sprache beruht. Siehe: Das European Science Vocabulary.

Sie müssen sich anmelden oder registrieren, um diese Funktion zu nutzen

Programm/Programme

Mehrjährige Finanzierungsprogramme, in denen die Prioritäten der EU für Forschung und Innovation festgelegt sind.

Thema/Themen

Aufforderungen zur Einreichung von Vorschlägen sind nach Themen gegliedert. Ein Thema definiert einen bestimmten Bereich oder ein Gebiet, zu dem Vorschläge eingereicht werden können. Die Beschreibung eines Themas umfasst seinen spezifischen Umfang und die erwarteten Auswirkungen des finanzierten Projekts.

Aufforderung zur Vorschlagseinreichung

Verfahren zur Aufforderung zur Einreichung von Projektvorschlägen mit dem Ziel, eine EU-Finanzierung zu erhalten.

Daten nicht verfügbar

Finanzierungsplan

Finanzierungsregelung (oder „Art der Maßnahme“) innerhalb eines Programms mit gemeinsamen Merkmalen. Sieht folgendes vor: den Umfang der finanzierten Maßnahmen, den Erstattungssatz, spezifische Bewertungskriterien für die Finanzierung und die Verwendung vereinfachter Kostenformen wie Pauschalbeträge.

ACM - Preparatory, accompanying and support measures

Koordinator

Siemens Aktiengesellschaft
EU-Beitrag
Keine Daten
Adresse
Balanstrasse 73
Muenchen
Deutschland

Auf der Karte ansehen

Gesamtkosten

Die Gesamtkosten, die dieser Organisation durch die Beteiligung am Projekt entstanden sind, einschließlich der direkten und indirekten Kosten. Dieser Betrag ist Teil des Gesamtbudgets des Projekts.

Keine Daten
Mein Booklet 0 0