Skip to main content
European Commission logo print header

Integrated Qubits Towards Future High-Temperature Silicon Quantum Computing Hardware Technologies

Descripción del proyecto

Construir «hardware» de computación cuántica que pueda funcionar a temperaturas criogénicas más altas

Las tecnologías cuánticas tienen el potencial de resolver problemas de cálculo que son demasiado complejos para los ordenadores clásicos. Las tecnologías cuánticas de «hardware» actuales se limitan principalmente a cúbits integrados que funcionan a temperaturas criogénicas extremas que miden de decenas a cientos de milikelvins. Los circuitos de control y lectura también son externos al chip que contiene los cúbits. En conjunto, todos estos problemas suponen un obstáculo para la construcción de ordenadores cuánticos prácticos con un gran número de cúbits. El proyecto IQubits, financiado con fondos europeos, prevé crear circuitos integrados de control y lectura de cúbits que puedan funcionar a temperaturas más altas y puedan integrarse en el mismo chip. En concreto, los investigadores desarrollarán cúbits de agujeros de espín de Si y SiGe de alta temperatura y circuitos integrados en tecnología comercial de semiconductores metal-óxido complementario de silicio sobre aislante de 22 nm totalmente agotada.

Objetivo

The objectives of the interdisciplinary project IQubits are to (i) develop and demonstrate experimentally high-temperature (high-T) Si and SiGe electron/hole-spin qubits and qubit integrated circuits (ICs) in commercial 22nm Fully-Depleted Silicon-on-Insulator (FDSOI) CMOS foundry technology as the enabling fundamental building blocks of quantum computing technologies, (ii) verify the scalability of these qubits to 10nm dimensions through fabrication experiments and (iii) prove through atomistic simulations that, at 2nm dimensions, they are suitable for 300K operation. The proposed 22nm FDSOI qubit ICs consist of coupled quantum-dot electron and hole spin qubits, placed in the atomic-scale channel of multi-gate n- and p-MOSFETs, and of 60-240GHz spin control/readout circuits integrated on the same die in state-of-the-art FDSOI CMOS foundry technology. To assess the impact of future CMOS scaling, more aggressively scaled Si-channel SOI and nitride-channel qubit structures will also be designed and fabricated in two experimental processes with 10nm gate half pitch. The latter will be developed in this project. The plan is for the III-nitrides (III-N) qubits to be ultimately grown on a SOI wafer, to be compatible with CMOS. Because of their larger bandgap, III-N hold a better prospect than Si and SiGe for qubits with larger coupling energy and mode energy splitting, and 300K operation. As a radical breakthrough, the fabricated qubits will feature coupling energies on the order of 0.25-1 meV corresponding to control frequencies in the 60-240GHz range, suitable for operation at 3–12 degrees Kelvin, two orders of magnitude higher than today's qubits. The tuned mm-wave circuits allow for 10-20ps spin control pulses which help to filter out wideband thermal noise and largely enhance the ratio between the gating and the decoherence times. Thermal noise filtering and fast control of the spin may lead to even higher temperature operation for a given energy-level splitting.

Convocatoria de propuestas

H2020-FETOPEN-2018-2020

Consulte otros proyectos de esta convocatoria

Convocatoria de subcontratación

H2020-FETOPEN-2018-2019-2020-01

Régimen de financiación

RIA - Research and Innovation action

Coordinador

AKADEMIA GORNICZO-HUTNICZA IM. STANISLAWA STASZICA W KRAKOWIE
Aportación neta de la UEn
€ 386 505,55
Dirección
AL ADAMA MICKIEWICZA 30
30-059 Krakow
Polonia

Ver en el mapa

Región
Makroregion południowy Małopolskie Miasto Kraków
Tipo de actividad
Higher or Secondary Education Establishments
Enlaces
Coste total
€ 386 505,55

Participantes (7)