Un'innovativa architettura di semiconduttore apre una nuova era nella nanoelettronica
Poiché i transistor sono parti fondamentali dei circuiti integrati, rivestono un ruolo importante nel corretto funzionamento del dispositivo microelettronico completo. Uno dei tipi più diffusi è il transistor a effetto di campo a gate isolato o MOSFET (Metal Oxide Semiconductor Field Effect Transistor). Passando al livello nanometrico, i componenti dei MOSFET sono stati ampiamente analizzati e ottimizzati per funzionare in modo affidabile nel dispositivo. Uno dei principali obiettivi dell'ingegneria source/drain è l'altezza di barriera di Schottky del contatto al siliciuro per il corretto indirizzamento della corrente. Nel caso dei MOSFET source/drain di Schottky, le regioni altamente drogate normalmente impiantate/diffuse per la source/drain sono sostituite con regioni al siliciuro, che si comportano come metalli. Inoltre, un source/drain al siliciuro di tipo p con bassa altezza di barriera di Schottky mostra anche un'alta stabilità termica. Il progetto SODAMOS ha progettato, ottimizzato e prodotto un set di MOSFET a bassa barriera di Schottky accumulati su silicio su isolante (SOI) per risolvere i problemi critici associati all'architettura source/drain. Rispetto alle architetture tradizionali, questa tecnologia ha dimostrato migliori prestazioni in termini di immunità agli effetti di canale breve, sensibilità soppressa alla fluttuazione di drogaggio e ridotta resistenza di contatto specifico source/drain. Inoltre i contatti source/drain di Schottky sono risultati capaci di inibire i problemi relativi al rigido controllo del drogaggio source/drain. Al livello di ingegnerizzazione del materiale, lo sviluppo di blocchi elementari di platino è risultato compatibile con le attuali linee di produzione di CMOS. Questo dimostra l'elevato potenziale di questo concetto di laboratorio di trasformarsi in una soluzione attraente per l'industria. Inoltre questa innovazione risponde ai requisiti della ITRS (International Technology Roadmap for Semiconductors) per il passaggio, per ora, ad un nodo di tecnologia di 35 nm, per arrivare poi a 22 nm.