Innovación y chips
La complejidad de las aplicaciones y el software aumenta exponencialmente y cada vez exigen una mayor capacidad de procesamiento. Esto plantea la necesidad imperiosa de crear arquitecturas novedosas que incrementen tanto la capacidad de procesamiento como la eficiencia energética. Los documentos producidos por International Technology Roadmap for Semiconductors (ITRS) han revelado una vía prometedora para los CMP que pronostica que el número de núcleos en un CMP aumentará drásticamente en los próximos años. Los fabricantes utilizan a menudo chips homogéneos como núcleos en los multiprocesadores, lo que no supone un uso eficiente del espacio limitado. El proyecto «Heterogeneous chip multiprocessor design» (HTCMP), financiado por el Séptimo Programa Marco de la Unión Europea (7PM), abordó este reto mediante el uso de chips de diferentes capacidades en los multiprocesadores. El equipo de este proyecto se centró en una serie de cuestiones de diseño. Entre estas se incluye la distribución eficaz del área disponible entre los núcleos de los procesadores y los bloques de memoria (caché), el diseño de la jerarquía de memoria, la selección de procesadores y sus tipos del grupo de procesadores, así como la distribución de datos y subprocesos. El proyecto HTCMP se centró en el desarrollo de nuevas técnicas que pudieran aplicarse a las técnicas basadas en compiladores para CMP heterogéneos, los cuales se están quedando atrás últimamente con respecto a los avances en circuitería y arquitectura. El equipo integrante del proyecto HTCMP ha pretendido superar esta deficiencia con un soporte efectivo de compilación que hará que la programación de estas nuevas arquitecturas sea más sencilla. Durante su segunda fase, los miembros del proyecto se dedicaron a la distribución de datos y subprocesos, a la reducción en la comunicación y a una optimización avanzada. Para lograr el objetivo de promover el desarrollo de CMP heterogéneos, los miembros del equipo crearon un algoritmo de diseño «network-on-chip» (NoC) heterogéneo. También consiguieron encontrar formas de minimizar los costes y maximizar la fiabilidad de las arquitecturas de comunicaciones NoC en 3D.
