Autonomous Creation of Analog Integrated Circuits based on Self-Learning of Design Expertise

Informations projet

AnalogCreate

N° de convention de subvention: 101019982

DOI

10.3030/101019982

Date de signature de la CE 29 Juin 2021

Date de début 1 Septembre 2021

Date de fin 31 Août 2027

Financé au titre de

• EXCELLENT SCIENCE - European Research Council (ERC)

Coût total

€ 2 500 000,00

Contribution de l’UE

€ 2 500 000,00

Coordonné par

KATHOLIEKE UNIVERSITEIT LEUVEN
Belgium

CORDIS fournit des liens vers les livrables publics et les publications des projets HORIZON.

Les liens vers les livrables et les publications des projets du 7e PC, ainsi que les liens vers certains types de résultats spécifiques tels que les jeux de données et les logiciels, sont récupérés dynamiquement sur OpenAIRE .

Publications

Peer reviewed articles (5)

<i>SunPar</i> : An Analytical Design Space Exploration Framework Modeling Performance Uncertainty in Sparse AI Accelerators

Auteurs: Jiacong Sun, Man Shi, Mahesh Subedar, Georges Gielen, Marian Verhelst
Publié dans: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Numéro 45, 2026, Page(s) 2222-2235, ISSN 0278-0070
Éditeur: Institute of Electrical and Electronics Engineers
DOI: 10.1109/tcad.2025.3613662

A Generalized Constraint Learning and Transfer Methodology with Net-First Graph Neural Network and Selective Topological Search for Hierarchical Analog / Mixed-Signal Circuit Layout Synthesis

Auteurs: Kaichang Chen, Georges Gielen
Publié dans: ACM Transactions on Design Automation of Electronic Systems, Numéro 31, 2026, Page(s) 1-32, ISSN 1084-4309
Éditeur: Association for Computing Machinary, Inc.
DOI: 10.1145/3722556

Boosting Latent Defect Coverage in Automotive Mixed-Signal ICs using SVM Classifiers

Auteurs: Nektar Xama; Jhon Gomez Caicedo; Georges Gielen
Publié dans: IEEE Transactions on Computer-Aided Design of Integrated Circuits And Systems, Numéro 2023, 2023, ISSN 0278-0070
Éditeur: Institute of Electrical and Electronics Engineers
DOI: 10.1109/tcad.2023.3244892

AnaCraft: Duel-Play Probabilistic-Model-Based Reinforcement Learning for Sample-Efficient PVT-Robust Analog Circuit Sizing Optimization

Auteurs: Mohsen Ahmadzadeh, Jan Lappas, Norbert Wehn, Georges Gielen
Publié dans: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Numéro 45, 2026, Page(s) 901-914, ISSN 0278-0070
Éditeur: Institute of Electrical and Electronics Engineers
DOI: 10.1109/tcad.2025.3582175

A Brief 20-Year History and Future Perspectives on Sizing and Layout Synthesis of Analog/RF ICs

Auteurs: Georges G. E. Gielen
Publié dans: IEEE Design &amp; Test, Numéro 42, 2025, Page(s) 63-74, ISSN 2168-2356
Éditeur: IEEE Computer Society
DOI: 10.1109/mdat.2025.3603144

Other (4)

Analog synthesis 3.0: AI/ML to boost automated design and test ofanalog/mixed-signal ICs

Auteurs: Georges Gielen
Publié dans: keynote presentation ASP-DAC 2023 conference, Numéro 2023, 2023
Éditeur: IEEE

AI in the edge; the edge of AI

Auteurs: Georges Gielen
Publié dans: keynote presentation Design, Automation & Test in Europe (DATE) conference, Numéro 2022, 2022
Éditeur: IEEE CEDA

Machine-learning-based synthesis of analog integrated circuits exploiting the self-learning of design expertise

Auteurs: Georges Gielen
Publié dans: invited presentation MPSoC'22 conference, Numéro 2022, 2022
Éditeur: EDAA/IEEE

DeepDesignAMS: Will Tomorrow’s Analog Integrated Circuits be Generated by AI?

Auteurs: Georges Gielen
Publié dans: keynote presentation 2025 International Symposium of EDA (ISEDA), Numéro 2025, 2025
Éditeur: IEEE

Conference proceedings (7)

Using Probabilistic Model Rollouts to Boost the Sample Efficiency of Reinforcement Learning for Automated Analog Circuit Sizing

Auteurs: Mohsen Ahmadzadeh, Georges G. E. Gielen
Publié dans: Proceedings of the 61st ACM/IEEE Design Automation Conference, Numéro 2024, 2025, Page(s) 1-6
Éditeur: ACM
DOI: 10.1145/3649329.3657335

Self-Learning and Transfer Across Topologies of Constraints for Analog / Mixed-Signal Circuit Layout Synthesis

Auteurs: Kaichang Chen, Georges G.E. Gielen
Publié dans: 2024 Design, Automation &amp;amp; Test in Europe Conference &amp;amp; Exhibition (DATE), Numéro 2024, 2024, Page(s) 1-6
Éditeur: IEEE
DOI: 10.23919/date58400.2024.10546850

Graph-Guided Transfer Learning to Boost the Efficiency of System-Level Optimization of Analog/Mixed-Signal Circuits

Auteurs: Jiaqi Wang, Georges G.E. Gielen
Publié dans: 2025 62nd ACM/IEEE Design Automation Conference (DAC), Numéro 2025, 2025, Page(s) 1-7
Éditeur: IEEE
DOI: 10.1109/dac63849.2025.11132596

Recent Trends and Perspectives on Defect-Oriented Testing

Auteurs: P. Bernardi; R. Cantoro; A. Coyette; W. Dobbeleare; M. Fieback; A. Floridia; Georges Gielen; J. Gomez; M. Grosso; A. Guerriero; I. Guglielminetti; S. Hamdioui; G. Insinga; N. Mautone; N. Mirabella; S. Sartoni; M. Sonza Reorda; R. Ullmann; R. Vanhooren; Nektar Xama; L. Wu
Publié dans: proceedings 2022 IEEE 28TH INTERNATIONAL SYMPOSIUM ON ON-LINE TESTING AND ROBUST SYSTEM DESIGN (IOLTS 2022), Numéro 2022, 2022
Éditeur: IEEE
DOI: 10.1109/iolts56730.2022.9897647

Hybrid AI-Optimization Method for Latent Defect Detection Through Test Transistor Insertion in Analog Circuits

Auteurs: Sankhya Bhattacharya, Georges Gielen
Publié dans: 2025 21st International Conference on Synthesis, Modeling, Analysis and Simulation Methods, and Applications to Circuits Design (SMACD), Numéro 2025, 2025, Page(s) 1-4
Éditeur: IEEE
DOI: 10.1109/smacd65553.2025.11092178

Analog synthesis 3.0: AI/ML to synthesize and test analog ICs: hope or hype ?

Auteurs: Georges Gielen
Publié dans: proceedings ACM/IEEE Workshop on Machine Learning for CAD (MLCAD), Numéro 2024, 2024
Éditeur: ACM/IEEE
DOI: 10.1109/mlcad58807.2023.10299830

(Invited Paper) AnaFlow: Agentic LLM-based Workflow for Reasoning-Driven Explainable and Sample-Efficient Analog Circuit Sizing

Auteurs: Mohsen Ahmadzadeh, Kaichang Chen, Georges Gielen
Publié dans: 2025 IEEE/ACM International Conference On Computer Aided Design (ICCAD), Numéro 2025, 2025, Page(s) 1-7
Éditeur: IEEE
DOI: 10.1109/iccad66269.2025.11240818