Autonomous Creation of Analog Integrated Circuits based on Self-Learning of Design Expertise

Projektinformationen

AnalogCreate

ID Finanzhilfevereinbarung: 101019982

DOI

10.3030/101019982

EK-Unterschriftsdatum 29 Juni 2021

Startdatum 1 September 2021

Enddatum 31 August 2027

Finanziert unter

• EXCELLENT SCIENCE - European Research Council (ERC)

Gesamtkosten

€ 2 500 000,00

EU-Beitrag

€ 2 500 000,00

Koordiniert durch

KATHOLIEKE UNIVERSITEIT LEUVEN
Belgium

CORDIS bietet Links zu öffentlichen Ergebnissen und Veröffentlichungen von HORIZONT-Projekten.

Links zu Ergebnissen und Veröffentlichungen von RP7-Projekten sowie Links zu einigen Typen spezifischer Ergebnisse wie Datensätzen und Software werden dynamisch von OpenAIRE abgerufen.

Veröffentlichungen

Peer reviewed articles (5)

<i>SunPar</i> : An Analytical Design Space Exploration Framework Modeling Performance Uncertainty in Sparse AI Accelerators

Autoren: Jiacong Sun, Man Shi, Mahesh Subedar, Georges Gielen, Marian Verhelst
Veröffentlicht in: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Ausgabe 45, 2026, Seite(n) 2222-2235, ISSN 0278-0070
Herausgeber: Institute of Electrical and Electronics Engineers
DOI: 10.1109/tcad.2025.3613662

A Generalized Constraint Learning and Transfer Methodology with Net-First Graph Neural Network and Selective Topological Search for Hierarchical Analog / Mixed-Signal Circuit Layout Synthesis

Autoren: Kaichang Chen, Georges Gielen
Veröffentlicht in: ACM Transactions on Design Automation of Electronic Systems, Ausgabe 31, 2026, Seite(n) 1-32, ISSN 1084-4309
Herausgeber: Association for Computing Machinary, Inc.
DOI: 10.1145/3722556

Boosting Latent Defect Coverage in Automotive Mixed-Signal ICs using SVM Classifiers

Autoren: Nektar Xama; Jhon Gomez Caicedo; Georges Gielen
Veröffentlicht in: IEEE Transactions on Computer-Aided Design of Integrated Circuits And Systems, Ausgabe 2023, 2023, ISSN 0278-0070
Herausgeber: Institute of Electrical and Electronics Engineers
DOI: 10.1109/tcad.2023.3244892

AnaCraft: Duel-Play Probabilistic-Model-Based Reinforcement Learning for Sample-Efficient PVT-Robust Analog Circuit Sizing Optimization

Autoren: Mohsen Ahmadzadeh, Jan Lappas, Norbert Wehn, Georges Gielen
Veröffentlicht in: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Ausgabe 45, 2026, Seite(n) 901-914, ISSN 0278-0070
Herausgeber: Institute of Electrical and Electronics Engineers
DOI: 10.1109/tcad.2025.3582175

A Brief 20-Year History and Future Perspectives on Sizing and Layout Synthesis of Analog/RF ICs

Autoren: Georges G. E. Gielen
Veröffentlicht in: IEEE Design &amp; Test, Ausgabe 42, 2025, Seite(n) 63-74, ISSN 2168-2356
Herausgeber: IEEE Computer Society
DOI: 10.1109/mdat.2025.3603144

Other (4)

Analog synthesis 3.0: AI/ML to boost automated design and test ofanalog/mixed-signal ICs

Autoren: Georges Gielen
Veröffentlicht in: keynote presentation ASP-DAC 2023 conference, Ausgabe 2023, 2023
Herausgeber: IEEE

AI in the edge; the edge of AI

Autoren: Georges Gielen
Veröffentlicht in: keynote presentation Design, Automation & Test in Europe (DATE) conference, Ausgabe 2022, 2022
Herausgeber: IEEE CEDA

Machine-learning-based synthesis of analog integrated circuits exploiting the self-learning of design expertise

Autoren: Georges Gielen
Veröffentlicht in: invited presentation MPSoC'22 conference, Ausgabe 2022, 2022
Herausgeber: EDAA/IEEE

DeepDesignAMS: Will Tomorrow’s Analog Integrated Circuits be Generated by AI?

Autoren: Georges Gielen
Veröffentlicht in: keynote presentation 2025 International Symposium of EDA (ISEDA), Ausgabe 2025, 2025
Herausgeber: IEEE

Conference proceedings (7)

Using Probabilistic Model Rollouts to Boost the Sample Efficiency of Reinforcement Learning for Automated Analog Circuit Sizing

Autoren: Mohsen Ahmadzadeh, Georges G. E. Gielen
Veröffentlicht in: Proceedings of the 61st ACM/IEEE Design Automation Conference, Ausgabe 2024, 2025, Seite(n) 1-6
Herausgeber: ACM
DOI: 10.1145/3649329.3657335

Self-Learning and Transfer Across Topologies of Constraints for Analog / Mixed-Signal Circuit Layout Synthesis

Autoren: Kaichang Chen, Georges G.E. Gielen
Veröffentlicht in: 2024 Design, Automation &amp;amp; Test in Europe Conference &amp;amp; Exhibition (DATE), Ausgabe 2024, 2024, Seite(n) 1-6
Herausgeber: IEEE
DOI: 10.23919/date58400.2024.10546850

Graph-Guided Transfer Learning to Boost the Efficiency of System-Level Optimization of Analog/Mixed-Signal Circuits

Autoren: Jiaqi Wang, Georges G.E. Gielen
Veröffentlicht in: 2025 62nd ACM/IEEE Design Automation Conference (DAC), Ausgabe 2025, 2025, Seite(n) 1-7
Herausgeber: IEEE
DOI: 10.1109/dac63849.2025.11132596

Recent Trends and Perspectives on Defect-Oriented Testing

Autoren: P. Bernardi; R. Cantoro; A. Coyette; W. Dobbeleare; M. Fieback; A. Floridia; Georges Gielen; J. Gomez; M. Grosso; A. Guerriero; I. Guglielminetti; S. Hamdioui; G. Insinga; N. Mautone; N. Mirabella; S. Sartoni; M. Sonza Reorda; R. Ullmann; R. Vanhooren; Nektar Xama; L. Wu
Veröffentlicht in: proceedings 2022 IEEE 28TH INTERNATIONAL SYMPOSIUM ON ON-LINE TESTING AND ROBUST SYSTEM DESIGN (IOLTS 2022), Ausgabe 2022, 2022
Herausgeber: IEEE
DOI: 10.1109/iolts56730.2022.9897647

Hybrid AI-Optimization Method for Latent Defect Detection Through Test Transistor Insertion in Analog Circuits

Autoren: Sankhya Bhattacharya, Georges Gielen
Veröffentlicht in: 2025 21st International Conference on Synthesis, Modeling, Analysis and Simulation Methods, and Applications to Circuits Design (SMACD), Ausgabe 2025, 2025, Seite(n) 1-4
Herausgeber: IEEE
DOI: 10.1109/smacd65553.2025.11092178

Analog synthesis 3.0: AI/ML to synthesize and test analog ICs: hope or hype ?

Autoren: Georges Gielen
Veröffentlicht in: proceedings ACM/IEEE Workshop on Machine Learning for CAD (MLCAD), Ausgabe 2024, 2024
Herausgeber: ACM/IEEE
DOI: 10.1109/mlcad58807.2023.10299830

(Invited Paper) AnaFlow: Agentic LLM-based Workflow for Reasoning-Driven Explainable and Sample-Efficient Analog Circuit Sizing

Autoren: Mohsen Ahmadzadeh, Kaichang Chen, Georges Gielen
Veröffentlicht in: 2025 IEEE/ACM International Conference On Computer Aided Design (ICCAD), Ausgabe 2025, 2025, Seite(n) 1-7
Herausgeber: IEEE
DOI: 10.1109/iccad66269.2025.11240818