Skip to main content
European Commission logo
italiano italiano
CORDIS - Risultati della ricerca dell’UE
CORDIS
CORDIS Web 30th anniversary CORDIS Web 30th anniversary

Energy-Efficient Highly Accurate Data Prefetching

Descrizione del progetto

Un progetto hardware per il prefetcher di dati Berti

I prefetcher di dati sono fondamentali per i computer ad alte prestazioni, in quanto possono nascondere gli accessi di memoria ad alta latenza, migliorando così la velocità e l’efficienza. Nonostante i vantaggi significativi in termini di prestazioni, gli sforzi per migliorare la loro efficienza energetica, che è influenzata dalla loro accuratezza, sono stati limitati. Il progetto Berti-Chip, finanziato dal CER, si propone di sviluppare un progetto hardware per il promettente prefetcher di dati Berti, che offra prestazioni e precisione elevate riducendo al minimo l’overhead energetico e garantendo l’efficacia dei costi. Il progetto intende sfruttare questa efficienza, prevedendo che possa diventare essenziale nel mercato in espansione degli edge a basso consumo e per i computer ad alte prestazioni.

Obiettivo

Data prefetchers are ubiquitous in current high-performance computers such as those manufactured by Intel, ARM, AMD, or IBM, as they play a fundamental role in hiding long-latency memory accesses. Prefetchers predict the data that will be needed by a processor in the future and fetch such data ahead of execution. State-of-the-art data prefetchers, push the limits of performance but often without caring about energy efficiency. The energy efficiency of a prefetcher is dictated by its accuracy, which measures the percentage of data moved by the prefetcher that satisfies the processor demands.

Berti is a data prefetcher sited at the first-level data cache (L1D) that makes a compelling case for timeliness and accuracy. Berti can boost processors performance by 33% (with respect to those not using prefetching mechanisms) and 8.5% (when compared to mainstream prefetchers) while providing an accuracy above 90%, which translates into a low energy overhead of the memory hierarchy. In addition, Berti is a cost-effective prefetcher that just requires 2.55KB of storage.

The objective of this project is to elaborate a hardware design for the Berti data prefetcher, as we strongly believe that the notable boost in processor performance and efficiency along with its design simplicity makes Berti a serious candidate both for the emerging low-power edge market and for high-performance computers.

Istituzione ospitante

UNIVERSIDAD DE MURCIA
Contribution nette de l'UE
€ 150 000,00
Indirizzo
AVENIDA TENIENTE FLOMESTA S/N - EDIFICIO CONVALECENCIA
30003 Murcia
Spagna

Mostra sulla mappa

Regione
Sur Región de Murcia Murcia
Tipo di attività
Higher or Secondary Education Establishments
Collegamenti
Costo totale
Nessun dato

Beneficiari (1)