Training and Innovation in Reliable and Efficient Chip Design for Edge AI

Información del proyecto

TIRAMISU

Identificador del acuerdo de subvención: 101169378

DOI

10.3030/101169378

Fecha de la firma de la CE 25 Junio 2024

Fecha de inicio 1 Septiembre 2024

Fecha de finalización 31 Agosto 2028

Financiado con arreglo a

• Marie Skłodowska-Curie Actions (MSCA)

Coste total

Sin datos

Aportación de la UE

€ 3 851 294,40

Coordinado por

TALLINNA TEHNIKAÜLIKOOL
Estonia

CORDIS proporciona enlaces a los documentos públicos y las publicaciones de los proyectos de los programas marco HORIZONTE.

Los enlaces a los documentos y las publicaciones de los proyectos del Séptimo Programa Marco, así como los enlaces a algunos tipos de resultados específicos, como conjuntos de datos y «software», se obtienen dinámicamente de OpenAIRE .

Publicaciones

Peer reviewed articles (2)

Analyzing Hardware Accelerators' Reliability: From Design Exploration to Fast Evaluation with Hyperscalers

Autores: Guerrero-Balaguera,Juan-David; Limas Sierra,Robert; Vilar de Farias,Gustavo; Abed,Sergiu-Mohamed; Bagbaba,Ahmet Cagri; Rodriguez Condia,Josie E.
Publicado en: 2026 IEEE 17th Latin America Symposium on Circuits and System (LASCAS), 2026, ISBN 979-8-3315-7097-2
Editor: IEEE
DOI: 10.1109/LASCAS67804.2026.11457105

Industry Associations and Small-firm Innovation: The Strategy Tripod Perspective in Emerging Economies

Autores: Xiangrui Zeng, Lianyong Xu, Ruiyu Liu, Christian Hopp, Alessandra Colombelli
Publicado en: IEEE Transactions on Engineering Management, 2025, ISSN 0018-9391
Editor: Institute of Electrical and Electronics Engineers (IEEE)
DOI: 10.1109/TEM.2025.3637144

Conference proceedings (3)

Analysis and Mitigation of Soft-errors in GPU-accelerated Hyperspectral Image Classifiers

Autores: Abed, Sergiu Mohamed; RODRIGUEZ CONDIA, JOSIE ESTEBAN; Sonza Reorda, Matteo; Guerrero Balaguera, Juan David; De Lucia, Gianluca; Lapegna, Marco
Publicado en: 2025 IEEE 28th International Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS), 2025
DOI: 10.5281/ZENODO.14563028

Analyzing hardware accelerators’ reliability: from design exploration to fast evaluation with hyperscalers

Autores: Guerrero-Balaguera,Juan-David; Limas Sierra,Robert; Vilar de Farias,Gustavo; Abed,Sergiu-Mohamed; Bagbaba,Ahmet Cagri; Rodriguez Condia,Josie E.
Publicado en: 2026 IEEE 17th Latin America Symposium on Circuits and System (LASCAS), 2026, ISSN 2473-4667
Editor: IEEE

Analysis and Mitigation of Soft-errors in GPU-accelerated Hyperspectral Image Classifiers

Autores: Sergiu-Mohamed Abed, Juan-David Guerrero-Balaguera, Josie E. Rodriguez Condia, Gianluca De Lucia, Marco Lapegna, Matteo Sonza Reorda
Publicado en: 2025 IEEE 28th International Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS), 2025
Editor: IEEE
DOI: 10.1109/DDECS63720.2025.11006812