Digital Autonomy for RISC-V in Europe (Specific Grant Agreement 1)

Projektinformationen

DARE SGA 1

ID Finanzhilfevereinbarung: 101202459

DOI

10.3030/101202459

EK-Unterschriftsdatum 18 Februar 2025

Startdatum 1 März 2025

Enddatum 29 Februar 2028

Finanziert unter

• Digital, Industry and Space

Gesamtkosten

€ 239 995 859,50

EU-Beitrag

€ 102 262 283,43

Koordiniert durch

BARCELONA SUPERCOMPUTING CENTER CENTRO NACIONAL DE SUPERCOMPUTACION
Spain

CORDIS bietet Links zu öffentlichen Ergebnissen und Veröffentlichungen von HORIZONT-Projekten.

Links zu Ergebnissen und Veröffentlichungen von RP7-Projekten sowie Links zu einigen Typen spezifischer Ergebnisse wie Datensätzen und Software werden dynamisch von OpenAIRE abgerufen.

Leistungen

Documents, reports (4)

Data management plan

DMP

Communication and Dissemination Plan

Description of the communication and dissemination strategy, the activities to be undertaken to achieve this, and KPIs to monitor progress. Dissemination results will be reported in the periodic and final reports.

Off-the-shelf RISC-V SDV User Documentation
Functional Emulator SDV User Documentation

Veröffentlichungen

Other (1)

Report on Maturity of LLVM's Fortran Support

Autoren: Toda, Ferran; Ferrer, Roger
Veröffentlicht in: 2025
Herausgeber: Zenodo
DOI: 10.5281/ZENODO.16960275

Conference proceedings (4)

Sisyphus: Cross-Layer Efficiency Across NVM Technologies in Compute-in-Memory Architectures

Autoren: Ali Nezhadi, Odysseas Chatzopoulos, Mahta Mayahinia, George Papadimitriou, Mehdi Tahoori, Dimitris Gizopoulos
Veröffentlicht in: 2025 IEEE International Test Conference (ITC), 2025
Herausgeber: IEEE
DOI: 10.1109/ITC58126.2025.00028

Evaluating ECC for Cache Reliability Under Multi-Bit Upsets: A Design Space Exploration

Autoren: Foteini Kotsimpou, George Papadimitriou, Dimitris Gizopoulos
Veröffentlicht in: 2025 IEEE 31st International Symposium on On-Line Testing and Robust System Design (IOLTS), 2025
Herausgeber: IEEE
DOI: 10.1109/IOLTS65288.2025.11117031

Accurate Analysis of Silent Data Corruptions in Programmable AI Accelerator Microarchitectures

Autoren: Odysseas Chatzopoulos, Maria Trakosa, Dimitris Gizopoulos
Veröffentlicht in: 2025 IEEE 31st International Symposium on On-Line Testing and Robust System Design (IOLTS), 2025
Herausgeber: IEEE
DOI: 10.1109/IOLTS65288.2025.11117132

vACE: Exploring the Design Space of Vector Processing Units for Soft Error Vulnerability

Autoren: George-Marios Fragkoulis, Dimitris Gizopoulos
Veröffentlicht in: 2025 IEEE International Symposium on Workload Characterization (IISWC), 2025
Herausgeber: IEEE
DOI: 10.1109/IISWC66894.2025.00023

Peer reviewed articles (3)

Towards RISC-V-based HPC: The Italian Pathfinding Activities in the DARE-SGA1 Project

Autoren: Agosta G.; Aldinucci M.; Bartolini A.; Bellentani L.; Biagioni A.; Cesarini D.; Chiarini C.; Colonnelli I.; Delugas P.; Denisov L.; Frezza O.; Grangetto M.; Cicero F. L.; Lonardo A.; Martinelli M.; Maslov A.; Olivieri M.; Perticaroli P.; Pontisso L.; Rossi C.; Rossi D.; Saponara S.; Sciarappa A.; Simula F.; Reorda M. S.; Torquati M.; Vicini P.
Veröffentlicht in: 2025 28th Euromicro Conference on Digital System Design (DSD), 2026, ISSN 2771-2508
Herausgeber: IEEE
DOI: 10.1109/DSD67783.2025.00057

Harpocrates++: Automated Functional Program Generation Against CPU Faults and Silent Data Corruptions

Autoren: Nikos Karystinos, George-Marios Fragkoulis, Odysseas Chatzopoulos, Dimitris Gizopoulos, Sudhanva Gurumurthi
Veröffentlicht in: IEEE Micro, Ausgabe 46, 2026, ISSN 0272-1732
Herausgeber: Institute of Electrical and Electronics Engineers (IEEE)
DOI: 10.1109/MM.2025.3640385

Phoebe: Measuring the Unmeasurable—Demystifying Silent Data Corruptions in AI Accelerators Through Microarchitectural Modeling

Autoren: Odysseas Chatzopoulos, Maria Trakosa, Harish D. Dixit, Sriram Sankar, Dimitris Gizopoulos
Veröffentlicht in: IEEE Micro, Ausgabe 46, 2026, ISSN 0272-1732
Herausgeber: Institute of Electrical and Electronics Engineers (IEEE)
DOI: 10.1109/MM.2025.3646859