Projektbeschreibung
Kerne des geistigen Eigentums und RISC-V-Entwurfswerkzeuge für Hochleistungsrechentechnik der Spitzenklasse
Mikroprozessoren, die einen kleinen, stark optimierten Satz von Befehlen ausführen, sogenannte Computer mit reduziertem Befehlssatz (Reduced Instruction Set Computer, RISC), haben sich zum Standard für Hochleistungsanwendungen wie Video- und Bildverarbeitung und Telekommunikation entwickelt. Befehlssatzarchitekturen bilden die Schnittstelle zwischen Hardware und Software. RISC-V, eine auf den Standard-RISC-Prinzipien beruhende quelloffene Befehlssatzarchitektur, kommt häufig in eingebetteten Systemen, bei künstlicher Intelligenz und beim maschinellen Lernen zum Einsatz. Das vom Europäischen Innovationsrat finanzierte Projekt Codasip RISC-V Solution for High-end Processor IP erweitert nun das Portfolio des koordinierenden Unternehmens an RISC-V-basierten Kernen des geistigen Eigentums, wiederverwendbaren Logik- oder Funktionseinheiten, um den Bedarf an Hochleistungsrechentechnik der Spitzenklasse zu decken. Mit einem hochentwickelten Werkzeug zur elektronischen Entwurfsautomatisierung von Rechentechnik werden die Nutzenden ihre Produkte schneller auf den Markt bringen können.
Ziel
Codasip offers a unique combination of semiconductor processor IP based on the RISC-V open instruction set architecture (ISA) and high-level EDA tool Codasip Studio providing outstanding flexibility and 5x faster time to market. RISC-V ISA can be used for a wide variety of applications ranging from low power and low gate count embedded cores to advanced high frequency application cores. We are extending our portfolio of IP cores to include high-end high-performance compute area, complementing our cores that cover the power efficient embedded and mid range compute area: a new generation of advanced core with a 9-stage pipeline with out-of -order superscalar architecture called A90. The release of A90 will lead towards the A110 core with heavily speculative execution and an 11-stage pipeline.
The design of these cores will simultaneously trigger a release of Codasip Studio processor design tool for high-end compute, including advanced features like support of out of order architectures.
Wissenschaftliches Gebiet (EuroSciVoc)
CORDIS klassifiziert Projekte mit EuroSciVoc, einer mehrsprachigen Taxonomie der Wissenschaftsbereiche, durch einen halbautomatischen Prozess, der auf Verfahren der Verarbeitung natürlicher Sprache beruht. Siehe: https://op.europa.eu/en/web/eu-vocabularies/euroscivoc.
CORDIS klassifiziert Projekte mit EuroSciVoc, einer mehrsprachigen Taxonomie der Wissenschaftsbereiche, durch einen halbautomatischen Prozess, der auf Verfahren der Verarbeitung natürlicher Sprache beruht. Siehe: https://op.europa.eu/en/web/eu-vocabularies/euroscivoc.
Sie müssen sich anmelden oder registrieren, um diese Funktion zu nutzen
Wir bitten um Entschuldigung ... während der Ausführung ist ein unerwarteter Fehler aufgetreten.
Sie müssen sich authentifizieren. Ihre Sitzung ist möglicherweise abgelaufen.
Vielen Dank für Ihr Feedback. Sie erhalten in Kürze eine E-Mail zur Übermittlungsbestätigung. Wenn Sie sich für eine Benachrichtigung über den Berichtsstatus entschieden haben, werden Sie auch im Falle einer Änderung des Berichtsstatus benachrichtigt.
Schlüsselbegriffe
Programm/Programme
- HORIZON.3.1 - The European Innovation Council (EIC) Main Programme
Aufforderung zur Vorschlagseinreichung
(öffnet in neuem Fenster) HORIZON-EIC-2022-ACCELERATOR-01
Andere Projekte für diesen Aufruf anzeigenFinanzierungsplan
HORIZON-EIC-ACC-BF -Koordinator
81245 Munchen
Deutschland
Die Organisation definierte sich zum Zeitpunkt der Unterzeichnung der Finanzhilfevereinbarung selbst als KMU (Kleine und mittlere Unternehmen).