CORDIS - Resultados de investigaciones de la UE
CORDIS

High Performance and High Yield Heterogeneous III-V/Si Photonic Integrated Circuits using a Thin and Uniform Bonding Layer

Descripción del proyecto

La unión avanzada de materiales revolucionará la integración fotónica

La tecnología de integración fotónica combina varios componentes, como láseres, moduladores y detectores, en un solo chip. El proyecto PICTURE, financiado con fondos europeos, pretende desarrollar una tecnología avanzada de integración fotónica mediante la unión de múltiples matrices semiconductoras fabricadas con materiales de semiconductores compuestos de los grupos III-V a obleas de silicio sobre aislante. Esta plataforma de integración heterogénea hará posibles láseres de mayor rendimiento, fotodetectores, moduladores MOSCAP III-V/Si y láseres de realimentación distribuida con longitud de onda sintonizable. Todo el proceso se ejecutará en una línea de semiconductores complementarios de óxido de metal de investigación y desarrollo de 200 mm, lo que se traducirá en un mayor rendimiento, una huella más pequeña y circuitos integrados fotónicos (CIF) de menor coste. Además, el equipo de PICTURE desarrollará láseres de puntos cuánticos cultivándolos directamente en plantillas adheridas, con el objetivo de mejorar el rendimiento de los futuros CIF de alta densidad.

Objetivo

The objective of PICTURE project is to develop a photonic integration technology by bonding multi-III-V-dies of different epitaxial stacks to SOI wafers with a thinner and uniform dielectric bonding layer. This heterogeneous integration platform will enable higher performance lasers and photo-detectors using the optimized III-V dies. In addition, the thinner bonding layer will lead to record performance MOSCAP III-V/Si modulators, and to a new generation of wavelength tunable distributed feedback lasers. Moreover the full process including SOI process, bonding, III-V and back-end process will be made on a 200mm R&D CMOS line, leading to higher yield, smaller footprint and lower cost PICs. Two types of PICs with a total capacity of 400Gb/s will be developed, packaged and validated in system configuration.
In parallel, PICTURE project will develop direct growth of high performance quantum-dot lasers and selective area growth on bonded templates for high density future generation of PICs.
The project is coordinated by III-V Lab, and includes University of Southampton, CEA, University College London, Imec, Tyndall, Argotech and Nokia Bell Labs. The consortium is highly complementary, covering all skills required to achieve the project objectives: growth of semiconductor materials, silicon process and III-V process, design and characterization of PICs, prototyping and assessment of PICs in high bit rate digital communication systems:
Apart from the adequacy of the consortium to achieve collectively the project objectives, the consortium partners have the potential to set up a comprehensive supply chain for the future exploitation of the project results, either by exploiting the results “in house” or by setting up suitable partnerships.

Palabras clave

Convocatoria de propuestas

H2020-ICT-2016-2017

Consulte otros proyectos de esta convocatoria

Convocatoria de subcontratación

H2020-ICT-2017-1

Régimen de financiación

RIA - Research and Innovation action

Coordinador

III-V LAB
Aportación neta de la UEn
€ 793 617,50
Dirección
1 AVENUE AUGUSTIN FRESNEL CAMPUS POLYTECHNIQUE
91767 Palaiseau Cedex
Francia

Ver en el mapa

Región
Ile-de-France Ile-de-France Essonne
Tipo de actividad
Other
Enlaces
Coste total
€ 793 917,50

Participantes (7)