Extending Coherence for Hardware-Driven Optimizations in Multicore Architectures

Informations projet

ECHO

N° de convention de subvention: 819134

DOI

10.3030/819134

Projet clôturé

Date de signature de la CE 17 Janvier 2019

Date de début 1 Septembre 2019

Date de fin 31 Janvier 2026

Financé au titre de

• EXCELLENT SCIENCE - European Research Council (ERC)

Coût total

€ 1 999 955,00

Contribution de l’UE

€ 1 999 955,00

Coordonné par

UNIVERSIDAD DE MURCIA
Spain

CORDIS fournit des liens vers les livrables publics et les publications des projets HORIZON.

Les liens vers les livrables et les publications des projets du 7e PC, ainsi que les liens vers certains types de résultats spécifiques tels que les jeux de données et les logiciels, sont récupérés dynamiquement sur OpenAIRE .

Publications

Conference proceedings (34)

A Deep Dive Into TAGE-SC-L

Auteurs: Alberto Ros
Publié dans: 6th Championship Branch Prediction (CBP2025), Numéro 6th, 2025, Page(s) 1-4
Éditeur: NC State University

Analysis of the Interactions Between ILP and TLP With Hardware Transactional Memory

Auteurs: Víctor Nicolás-Conesa, Rubén Titos-Gil, Ricardo Fernández-Pascual, Alberto Ros, Manuel E. Acacio
Publié dans: Euromicro International Conference on Parallel, Distributed, and Network-Based Processing (PDP), Numéro 23rd, 2022, Page(s) 157--164, ISBN 978-1-6654-6958-6
Éditeur: IEEE Computer Society
DOI: 10.1109/pdp55904.2022

Hardware Cache Locking for All Memory Updates

Auteurs: Ashkan Asgharzadeh, Eduardo José Gómez-Hernández, Juan M. Cebrian, Stefanos Kaxiras, Alberto Ros
Publié dans: 2024 IEEE 42nd International Conference on Computer Design (ICCD), Numéro 42nd, 2025, Page(s) 566-574, ISBN 979-8-3503-8040-8
Éditeur: IEEE
DOI: 10.1109/iccd63220.2024.00092

Rebasing Microarchitectural Research with Industry Traces

Auteurs: Josué Feliu, Arthur Perais, Daniel Jimenez, Alberto Ros
Publié dans: International Symposium on Workload Characterization (IISWC), Numéro 2023, 2023, Page(s) 100--114, ISBN 979-8-3503-0317-9
Éditeur: IEEE
DOI: 10.1109/iiswc59245.2023.00027

ITSLF: Inter-Thread Store-to-Load Forwarding in Simultaneous Multithreading

Auteurs: Josué Feliú, Alberto Ros, Manuel E. Acacio, Stefanos Kaxiras
Publié dans: International Symposium on Microarchitecture (MICRO), Numéro 54th, 2021, Page(s) 1296-1308, ISBN 978-1-4503-8557-2
Éditeur: IEEE/ACM
DOI: 10.1145/3466752.3480086

Mascot: Predicting Memory Dependencies and Opportunities for Speculative Memory Bypassing

Auteurs: Karl H. Mose, Sebastian S. Kim, Alberto Ros, Timothy M. Jones, Robert D. Mullins
Publié dans: 2025 IEEE International Symposium on High Performance Computer Architecture (HPCA), Numéro 31st, 2025, Page(s) 59-71, ISBN 979-8-3315-0647-6
Éditeur: IEEE
DOI: 10.1109/hpca61900.2025.00016

Temporarily Unauthorized Stores: Write First, Ask for Permission Later

Auteurs: Juan M. Cebrian, Magnus Jahre, Alberto Ros
Publié dans: 2024 57th IEEE/ACM International Symposium on Microarchitecture (MICRO), Numéro 57th, 2025, Page(s) 810-822, ISBN 979-8-3503-5057-9
Éditeur: IEEE
DOI: 10.1109/micro61859.2024.00065

BL∪E: A Timely, IP-based Data Prefetcher

Auteurs: Alberto Ros
Publié dans: The 1st ML-Based Data Prefetching Competition. ML for Computer Architecture and Systems, Numéro 1st, 2021, Page(s) 4
Éditeur: Google

MBPlib: Modular Branch Prediction Library

Auteurs: Emilio Dominguez-Sanchez, Alberto Ros
Publié dans: International Symposium on Performance Analysis of Systems and Software (ISPASS), Numéro 2023, 2023, Page(s) 71--80, ISBN 979-8-3503-9739-0
Éditeur: IEEE Computer Society
DOI: 10.1109/ispass57527.2023.00016

A Cost-Effective Entangling Prefetcher for Instructions

Auteurs: Alberto Ros, Alexandra Jimborean
Publié dans: International Symposium on Computer Architecture (ISCA), Numéro 48th, 2021, Page(s) 99-111, ISBN 978-1-6654-3333-4
Éditeur: ACM
DOI: 10.1109/isca52012.2021.00017

Regional Out-of-Order Writes in Total Store Order

Auteurs: Sawan Singh, Alexandra Jimborean, Alberto Ros
Publié dans: Proceedings of the ACM International Conference on Parallel Architectures and Compilation Techniques, 2020, Page(s) 205-216, ISBN 9781450380751
Éditeur: ACM
DOI: 10.1145/3410463.3414645

Alternate Path μ-op Cache Prefetching

Auteurs: Sawan Singh, Arthur Perais, Alexandra Jimborean, Alberto Ros
Publié dans: 2024 ACM/IEEE 51st Annual International Symposium on Computer Architecture (ISCA), Numéro 51st, 2024, Page(s) 1230-1245, ISBN 979-8-3503-2658-1
Éditeur: IEEE
DOI: 10.1109/isca59077.2024.00092

Secure Prefetching for Secure Cache Systems

Auteurs: Sumon Nath, Agustin Navarro-Torres, Alberto Ros, Biswabandan Panda
Publié dans: 2024 57th IEEE/ACM International Symposium on Microarchitecture (MICRO), Numéro 57th, 2025, Page(s) 92-104, ISBN 979-8-3503-5057-9
Éditeur: IEEE
DOI: 10.1109/micro61859.2024.00017

Chaining Transactions for Effective Concurrency Management in Hardware Transactional Memory

Auteurs: Víctor Nicolás-Conesa, Rubén Titos-Gil, Ricardo Fernández-Pascual, Manuel E. Acacio, Alberto Ros
Publié dans: 2024 57th IEEE/ACM International Symposium on Microarchitecture (MICRO), Numéro 57th, 2025, Page(s) 840-855, ISBN 979-8-3503-5057-9
Éditeur: IEEE
DOI: 10.1109/micro61859.2024.00067

Compiler-Assisted Instruction Fusion

Auteurs: Ravikiran Ravindranath Reddy, Sawan Singh, Arthur Perais, Alberto Ros, Alexandra Jimborean
Publié dans: 2026 IEEE/ACM International Symposium on Code Generation and Optimization (CGO), Numéro 24th, 2026, Page(s) 726-739, ISBN 979-8-3315-9288-2
Éditeur: IEEE
DOI: 10.1109/cgo68049.2026.11394845

Boosting Store Buffer Efficiency with Store-Prefetch Bursts

Auteurs: Juan M. Cebrian, Stefanos Kaxiras, Alberto Ros
Publié dans: 2020 53rd Annual IEEE/ACM International Symposium on Microarchitecture (MICRO), 2020, Page(s) 568-580, ISBN 978-1-7281-7383-2
Éditeur: IEEE
DOI: 10.1109/micro50266.2020.00054

Splash-4: Improving Scalability with Lock-Free Constructs

Auteurs: Eduardo José Gómez-Hernández, Ruixiang Shao, Christos Sakalis, Stefanos Kaxiras, Alberto Ros
Publié dans: International Symposium on Performance Analysis of Systems and Software (ISPASS),, Numéro 2021, 2021, Page(s) 235-236, ISBN 978-1-7281-8643-6
Éditeur: IEEE
DOI: 10.1109/ispass51385.2021.00044

Berti: An Accurate Local-Delta Data Prefetcher

Auteurs: Agustín Navarro-Torres, Biswabandan Panda, Jesús Alastruey-Benedé, Pablo Ibáñez, V. Viñals-Yúfera, Alberto Ros
Publié dans: International Symposium on Microarchitecture (MICRO), Numéro 55th, 2022, Page(s) 975--991, ISBN 978-1-6654-6272-3
Éditeur: ACM/IEEE
DOI: 10.1109/micro56248.2022.00072

Enhanced System-Level Coherence for Heterogeneous Unified Memory Architectures

Auteurs: Anoop Mysore Nataraja, Ricardo Fernández-Pascual, Alberto Ros
Publié dans: 2024 IEEE International Symposium on Workload Characterization (IISWC), Numéro 2024, 2025, Page(s) 273-283, ISBN 979-8-3503-5603-8
Éditeur: IEEE
DOI: 10.1109/iiswc63097.2024.00032

Free Atomics: Hardware Atomic Operations without Fences

Auteurs: Ashkan Asgharzadeh, Juan M. Cebrian, Arthur Perais, Stefanos Kaxiras, Alberto Ros
Publié dans: International Symposium on Computer Architecture (ISCA), 2022, Page(s) 14--26, ISBN 978-1-4503-8610-4
Éditeur: ACM
DOI: 10.1145/3470496.3527385

Exploring Instruction Fusion Opportunities in General Purpose Processors

Auteurs: Sawan Singh, Arthur Perais, Alexandra Jimborean, Alberto Ros
Publié dans: Exploring Instruction Fusion Opportunities in General Purpose Processors, 2022, Page(s) 199--212, ISBN 978-1-6654-6272-3
Éditeur: ACM/IEEE
DOI: 10.1109/micro56248.2022.00026

CELLO: Compiler-Assisted Efficient Load-Load Ordering in Data-Race-Free Regions

Auteurs: Sawan Singh, Josué Feliu, Manuel E. Acacio, Alexandra Jimborean, Alberto Ros
Publié dans: International Conference on Parallel Architectures and Compilation Techniques (PACT), Numéro 32nd, 2023, Page(s) 1--13, ISBN 979-8-3503-4254-3
Éditeur: IEEE
DOI: 10.1109/pact58117.2023.00009

Composite Instruction Prefetching: Combining Complementary Instruction Prefetchers

Auteurs: Gino Chacon, Elba Garza, Alexandra Jimborean, Alberto Ros, Paul Gratz, Daniel Jimenez, Samira Mirbagher-Ajorpaz
Publié dans: IEEE International Conference on Computer Design (ICCD), Numéro 40th, 2022, Page(s) 471--478, ISBN 978-1-6654-6187-0
Éditeur: IEEE Computer Society
DOI: 10.1109/iccd56317.2022.00076

The Entangling Data Prefetcher

Auteurs: Agustín Navarro Torres, Simranjit Singh, Biswabandan Panda, Alberto Ros
Publié dans: 4th Data Prefetching Championship (DPC-4), Numéro 2026, 2026, Page(s) 1-4
Éditeur: ETH Zürich

No Rush in Executing Atomic Instructions

Auteurs: Ashkan Asgharzadeh, Josué Feliu, Manuel E. Acacio, Stefanos Kaxiras, Alberto Ros
Publié dans: 2025 IEEE International Symposium on High Performance Computer Architecture (HPCA), Numéro 2025, 2025, Page(s) 1618-1630, ISBN 979-8-3315-0647-6
Éditeur: IEEE
DOI: 10.1109/hpca61900.2025.00120

Speculative Enforcement of Store Atomicity

Auteurs: Alberto Ros, Stefanos Kaxiras
Publié dans: 2020 53rd Annual IEEE/ACM International Symposium on Microarchitecture (MICRO), 2020, Page(s) 555-567, ISBN 978-1-7281-7383-2
Éditeur: IEEE
DOI: 10.1109/micro50266.2020.00053

Splash-4: A Modern Benchmark Suite with Lock-Free Constructs

Auteurs: Eduardo José Gómez-Hernández, Juan Manuel Cebrian, Stefanos Kaxiras, Alberto Ros
Publié dans: International Symposium on Workload Characterization (IISWC), Numéro 2022, 2022, Page(s) 51--64, ISBN 978-1-6654-8799-3
Éditeur: IEEE Computer Society
DOI: 10.1109/iiswc55918.2022.00015

Effective Context-Sensitive Memory Dependence Prediction

Auteurs: Sebastian S. Kim, Alberto Ros
Publié dans: Symposium on High Performance Computer Architecture (HPCA), Numéro 30th, 2024, Page(s) 515--527, ISBN 979-8-3503-9314-9
Éditeur: IEEE
DOI: 10.1109/hpca57654.2024.00045

Clearing the Shadows - Recovering Lost Performance for Invisible Speculative Execution through HW/SW Co-Design

Auteurs: Kim-Anh Tran, Christos Sakalis, Magnus Själander, Alberto Ros, Stefanos Kaxiras, Alexandra Jimborean
Publié dans: Proceedings of the ACM International Conference on Parallel Architectures and Compilation Techniques, Numéro 29th, 2020, Page(s) 241-254, ISBN 9781450380751
Éditeur: ACM
DOI: 10.1145/3410463.3414640

Pushing the Limits of the Berti Prefetcher

Auteurs: Simranjit Singh, Agustín Navarro-Torres, Alberto Ros
Publié dans: 4th Data Prefetching Championship (DPC-4), Numéro 2026, 2026, Page(s) 1-4
Éditeur: ETH Zürich

Bounding Speculative Execution of Atomic Regions to a Single Retry

Auteurs: Eduardo José Gómez-Hernández, Juan M. Cebrian, Stefanos Kaxiras, Alberto Ros
Publié dans: Proceedings of the 29th ACM International Conference on Architectural Support for Programming Languages and Operating Systems, Volume 4, Numéro 2024, 2025, Page(s) 17-30, ISBN 979-8-4007-0391-1
Éditeur: ACM
DOI: 10.1145/3622781.3674176

Efficient, Distributed, and Non-Speculative Multi-Address Atomic Operations

Auteurs: Eduardo José Gómez-Hernández, Rubén Titos-Gil, Juan Manuel Cebrián, Stefanos Kaxiras, Alberto Ros
Publié dans: International Symposium on Microarchitecture (MICRO), Numéro 54th, 2021, Page(s) 337-349, ISBN 978-1-4503-8557-2
Éditeur: IEEE/ACM
DOI: 10.1145/3466752.3480073

TSOPER: Efficient Coherence-Based Strict Persistency

Auteurs: Per Ekemark, Yuan Yao, Alberto Ros, Konstantinos Sagonas, Stefanos Kaxiras
Publié dans: Symposium on High Performance Computer Architecture (HPCA), Numéro 27th, 2021, Page(s) 125-138, ISBN 978-1-6654-4670-9
Éditeur: IEEE
DOI: 10.1109/hpca51647.2021.00021

The Entangling Instruction Prefetcher

Auteurs: Alberto Ros, Alexandra Jimborean
Publié dans: The 1st Instruction Prefetching Championship (IPC-1), 2020, Page(s) 4
Éditeur: NC State University

Peer reviewed articles (9)

WoperTM: Got Nacks? Use Them!

Auteurs: Víctor Nicolás-Conesa, Rubén Titos-Gil, Ricardo Fernández-Pascual, Manuel E. Acacio, Alberto Ros
Publié dans: IEEE Computer Architecture Letters, Numéro 24, 2025, Page(s) 157-160, ISSN 1556-6056
Éditeur: Institute of Electrical and Electronics Engineers
DOI: 10.1109/lca.2025.3565199

On the Interactions between ILP and TLP with Hardware Transactional Memory

Auteurs: Víctor Nicolás-Conesa, Rubén Titos-Gil, Ricardo Fernández-Pascual, Alberto Ros, Manuel E. Acacio
Publié dans: Microprocessors and Microsystems (MICPRO), Numéro 104, 2024, Page(s) 104975, ISSN 0141-9331
Éditeur: Elsevier BV
DOI: 10.1016/j.micpro.2023.104975

A Complexity-Effective Local Delta Prefetcher

Auteurs: Agustín Navarro-Torres, Biswabandan Panda, Jesús Alastruey-Benedé, Pablo Ibáñez, Víctor Viñals-Yúfera, Alberto Ros
Publié dans: IEEE Transactions on Computers, Numéro 74, 2025, Page(s) 1482-1494, ISSN 0018-9340
Éditeur: Institute of Electrical and Electronics Engineers
DOI: 10.1109/tc.2025.3533086

Alberto Ros, Alexandra Jimborean

Auteurs: Wrong-Path-Aware Entangling Instruction Prefetcher
Publié dans: IEEE Transactions on Computers (TC), Numéro 73 (2), 2024, Page(s) 548--559, ISSN 0018-9340
Éditeur: Institute of Electrical and Electronics Engineers
DOI: 10.1109/tc.2023.3337308

Speculative Inter-Thread Store-to-Load Forwarding in SMT Architectures

Auteurs: Josué Feliu, Alberto Ros, Manuel E. Acacio, Stefanos Kaxiras
Publié dans: Journal of Parallel Distributed Computing (JPDC), Numéro 173, 2023, Page(s) 94--106, ISSN 0743-7315
Éditeur: Academic Press
DOI: 10.1016/j.jpdc.2022.11.007

Compiler-Assisted Compaction/Restoration of SIMD Instructions

Auteurs: Juan Manuel Cebrian, Thibaud Balem, Adrian Barredo, Marc Casas, Miquel Moreto, Alberto Ros, Alexandra Jimborean
Publié dans: IEEE Transactions on Parallel and Distributed Systems (TPDS), Numéro 33 (4), 2022, Page(s) 779-791, ISSN 1045-9219
Éditeur: Institute of Electrical and Electronics Engineers
DOI: 10.1109/tpds.2021.3091015

The Entangling Instruction Prefetcher

Auteurs: Alberto Ros, Alexandra Jimborean
Publié dans: IEEE Computer Architecture Letters, Numéro 19/2, 2020, Page(s) 84-87, ISSN 1556-6056
Éditeur: Institute of Electrical and Electronics Engineers
DOI: 10.1109/lca.2020.3002947

DeTraS: Delaying Stores for Friendly-Fire Mitigation in Hardware Transactional Memory

Auteurs: Rubén Titos-Gil, Ricardo Fernández-Pascual, Manuel E. Acacio, Alberto Ros
Publié dans: IEEE Transactions on Parallel and Distributed Systems (TPDS), Numéro 33 (1), 2022, Page(s) 1--13, ISSN 1045-9219
Éditeur: Institute of Electrical and Electronics Engineers
DOI: 10.1109/tpds.2021.3085210

Analysing Software Prefetching Opportunities in Hardware Transactional Memory

Auteurs: Marina Shimchenko, Rubén Titos-Gil, Ricardo Fernández-Pascual, Manuel E. Acacio, Stefanos Kaxiras, Alberto Ros, Alexandra Jimborean
Publié dans: Journal of Supercomputing (SUPE), Numéro 78, 2022, Page(s) 919–944, ISSN 0920-8542
Éditeur: Kluwer Academic Publishers
DOI: 10.1007/s11227-021-03897-z

Droits de propriété intellectuelle

Patent (1)

SYSTEM AND METHOD FOR PREFETCHING BURSTS ACCESSES TO CONTIGUOUS MEMORY LOCATIONS

Numéro de demande/publication: 20 382900
Date: 2020-10-13
Demandeur(s): UNIVERSIDAD DE MURCIA