Extending Coherence for Hardware-Driven Optimizations in Multicore Architectures

Projektinformationen

ECHO

ID Finanzhilfevereinbarung: 819134

DOI

10.3030/819134

EK-Unterschriftsdatum 17 Januar 2019

Startdatum 1 September 2019

Enddatum 31 Januar 2026

Finanziert unter

• EXCELLENT SCIENCE - European Research Council (ERC)

Gesamtkosten

€ 1 999 955,00

EU-Beitrag

€ 1 999 955,00

Koordiniert durch

UNIVERSIDAD DE MURCIA
Spain

CORDIS bietet Links zu öffentlichen Ergebnissen und Veröffentlichungen von HORIZONT-Projekten.

Links zu Ergebnissen und Veröffentlichungen von RP7-Projekten sowie Links zu einigen Typen spezifischer Ergebnisse wie Datensätzen und Software werden dynamisch von OpenAIRE abgerufen.

Veröffentlichungen

Conference proceedings (21)

Analysis of the Interactions Between ILP and TLP With Hardware Transactional Memory

Autoren: Víctor Nicolás-Conesa, Rubén Titos-Gil, Ricardo Fernández-Pascual, Alberto Ros, Manuel E. Acacio
Veröffentlicht in: Euromicro International Conference on Parallel, Distributed, and Network-Based Processing (PDP), 2022, Seite(n) 157--164, ISBN 978-1-6654-6958-6
Herausgeber: IEEE Computer Society
DOI: 10.1109/pdp55904.2022

Rebasing Microarchitectural Research with Industry Traces

Autoren: Josué Feliu, Arthur Perais, Daniel Jimenez, Alberto Ros
Veröffentlicht in: International Symposium on Workload Characterization (IISWC), Ausgabe 2023, 2023, Seite(n) 100--114, ISBN 979-8-3503-0317-9
Herausgeber: IEEE
DOI: 10.1109/iiswc59245.2023.00027

ITSLF: Inter-Thread Store-to-Load Forwarding in Simultaneous Multithreading

Autoren: Josué Feliú, Alberto Ros, Manuel E. Acacio, Stefanos Kaxiras
Veröffentlicht in: International Symposium on Microarchitecture (MICRO), Ausgabe 54th, 2021, Seite(n) 1296-1308, ISBN 978-1-4503-8557-2
Herausgeber: IEEE/ACM
DOI: 10.1145/3466752.3480086

BL∪E: A Timely, IP-based Data Prefetcher

Autoren: Alberto Ros
Veröffentlicht in: The 1st ML-Based Data Prefetching Competition. ML for Computer Architecture and Systems, Ausgabe 1st, 2021, Seite(n) 4
Herausgeber: Google

MBPlib: Modular Branch Prediction Library

Autoren: Emilio Dominguez-Sanchez, Alberto Ros
Veröffentlicht in: International Symposium on Performance Analysis of Systems and Software (ISPASS), Ausgabe 2023, 2023, Seite(n) 71--80, ISBN 979-8-3503-9739-0
Herausgeber: IEEE Computer Society
DOI: 10.1109/ispass57527.2023.00016

A Cost-Effective Entangling Prefetcher for Instructions

Autoren: Alberto Ros, Alexandra Jimborean
Veröffentlicht in: International Symposium on Computer Architecture (ISCA), Ausgabe 48th, 2021, Seite(n) 99-111, ISBN 978-1-6654-3333-4
Herausgeber: ACM
DOI: 10.1109/isca52012.2021.00017

Regional Out-of-Order Writes in Total Store Order

Autoren: Sawan Singh, Alexandra Jimborean, Alberto Ros
Veröffentlicht in: Proceedings of the ACM International Conference on Parallel Architectures and Compilation Techniques, 2020, Seite(n) 205-216, ISBN 9781450380751
Herausgeber: ACM
DOI: 10.1145/3410463.3414645

Boosting Store Buffer Efficiency with Store-Prefetch Bursts

Autoren: Juan M. Cebrian, Stefanos Kaxiras, Alberto Ros
Veröffentlicht in: 2020 53rd Annual IEEE/ACM International Symposium on Microarchitecture (MICRO), 2020, Seite(n) 568-580, ISBN 978-1-7281-7383-2
Herausgeber: IEEE
DOI: 10.1109/micro50266.2020.00054

Splash-4: Improving Scalability with Lock-Free Constructs

Autoren: Eduardo José Gómez-Hernández, Ruixiang Shao, Christos Sakalis, Stefanos Kaxiras, Alberto Ros
Veröffentlicht in: International Symposium on Performance Analysis of Systems and Software (ISPASS),, Ausgabe 2021, 2021, Seite(n) 235-236, ISBN 978-1-7281-8643-6
Herausgeber: IEEE
DOI: 10.1109/ispass51385.2021.00044

Berti: An Accurate Local-Delta Data Prefetcher

Autoren: Agustín Navarro-Torres, Biswabandan Panda, Jesús Alastruey-Benedé, Pablo Ibáñez, V. Viñals-Yúfera, Alberto Ros
Veröffentlicht in: International Symposium on Microarchitecture (MICRO), 2022, Seite(n) 975--991, ISBN 978-1-6654-6272-3
Herausgeber: ACM/IEEE
DOI: 10.1109/micro56248.2022.00072

Free Atomics: Hardware Atomic Operations without Fences

Autoren: Ashkan Asgharzadeh, Juan M. Cebrian, Arthur Perais, Stefanos Kaxiras, Alberto Ros
Veröffentlicht in: International Symposium on Computer Architecture (ISCA), 2022, Seite(n) 14--26, ISBN 978-1-4503-8610-4
Herausgeber: ACM
DOI: 10.1145/3470496.3527385

Exploring Instruction Fusion Opportunities in General Purpose Processors

Autoren: Sawan Singh, Arthur Perais, Alexandra Jimborean, Alberto Ros
Veröffentlicht in: Exploring Instruction Fusion Opportunities in General Purpose Processors, 2022, Seite(n) 199--212, ISBN 978-1-6654-6272-3
Herausgeber: ACM/IEEE
DOI: 10.1109/micro56248.2022.00026

CELLO: Compiler-Assisted Efficient Load-Load Ordering in Data-Race-Free Regions

Autoren: Sawan Singh, Josué Feliu, Manuel E. Acacio, Alexandra Jimborean, Alberto Ros
Veröffentlicht in: International Conference on Parallel Architectures and Compilation Techniques (PACT), Ausgabe 32nd, 2023, Seite(n) 1--13, ISBN 979-8-3503-4254-3
Herausgeber: IEEE
DOI: 10.1109/pact58117.2023.00009

Composite Instruction Prefetching: Combining Complementary Instruction Prefetchers

Autoren: Gino Chacon, Elba Garza, Alexandra Jimborean, Alberto Ros, Paul Gratz, Daniel Jimenez, Samira Mirbagher-Ajorpaz
Veröffentlicht in: IEEE International Conference on Computer Design (ICCD), Ausgabe 40th, 2022, Seite(n) 471--478, ISBN 978-1-6654-6187-0
Herausgeber: IEEE Computer Society
DOI: 10.1109/iccd56317.2022.00076

Speculative Enforcement of Store Atomicity

Autoren: Alberto Ros, Stefanos Kaxiras
Veröffentlicht in: 2020 53rd Annual IEEE/ACM International Symposium on Microarchitecture (MICRO), 2020, Seite(n) 555-567, ISBN 978-1-7281-7383-2
Herausgeber: IEEE
DOI: 10.1109/micro50266.2020.00053

Splash-4: A Modern Benchmark Suite with Lock-Free Constructs

Autoren: Eduardo José Gómez-Hernández, Juan Manuel Cebrian, Stefanos Kaxiras, Alberto Ros
Veröffentlicht in: International Symposium on Workload Characterization (IISWC), Ausgabe 2022, 2022, Seite(n) 51--64, ISBN 978-1-6654-8799-3
Herausgeber: IEEE Computer Society
DOI: 10.1109/iiswc55918.2022.00015

Effective Context-Sensitive Memory Dependence Prediction

Autoren: Sebastian S. Kim, Alberto Ros
Veröffentlicht in: Symposium on High Performance Computer Architecture (HPCA), Ausgabe 30th, 2024, Seite(n) 515--527, ISBN 979-8-3503-9314-9
Herausgeber: IEEE
DOI: 10.1109/hpca57654.2024.00045

Clearing the Shadows - Recovering Lost Performance for Invisible Speculative Execution through HW/SW Co-Design

Autoren: Kim-Anh Tran, Christos Sakalis, Magnus Själander, Alberto Ros, Stefanos Kaxiras, Alexandra Jimborean
Veröffentlicht in: Proceedings of the ACM International Conference on Parallel Architectures and Compilation Techniques, 2020, Seite(n) 241-254, ISBN 9781450380751
Herausgeber: ACM
DOI: 10.1145/3410463.3414640

Efficient, Distributed, and Non-Speculative Multi-Address Atomic Operations

Autoren: Eduardo José Gómez-Hernández, Rubén Titos-Gil, Juan Manuel Cebrián, Stefanos Kaxiras, Alberto Ros
Veröffentlicht in: International Symposium on Microarchitecture (MICRO), Ausgabe 54th, 2021, Seite(n) 337-349, ISBN 978-1-4503-8557-2
Herausgeber: IEEE/ACM
DOI: 10.1145/3466752.3480073

TSOPER: Efficient Coherence-Based Strict Persistency

Autoren: Per Ekemark, Yuan Yao, Alberto Ros, Konstantinos Sagonas, Stefanos Kaxiras
Veröffentlicht in: Symposium on High Performance Computer Architecture (HPCA), Ausgabe 27th, 2021, Seite(n) 125-138, ISBN 978-1-6654-4670-9
Herausgeber: IEEE
DOI: 10.1109/hpca51647.2021.00021

The Entangling Instruction Prefetcher

Autoren: Alberto Ros, Alexandra Jimborean
Veröffentlicht in: The 1st Instruction Prefetching Championship (IPC-1), 2020, Seite(n) 4
Herausgeber: NC State University

Peer reviewed articles (7)

On the Interactions between ILP and TLP with Hardware Transactional Memory

Autoren: Víctor Nicolás-Conesa, Rubén Titos-Gil, Ricardo Fernández-Pascual, Alberto Ros, Manuel E. Acacio
Veröffentlicht in: Microprocessors and Microsystems (MICPRO), Ausgabe 104, 2024, Seite(n) 104975, ISSN 0141-9331
Herausgeber: Elsevier BV
DOI: 10.1016/j.micpro.2023.104975

Alberto Ros, Alexandra Jimborean

Autoren: Wrong-Path-Aware Entangling Instruction Prefetcher
Veröffentlicht in: IEEE Transactions on Computers (TC), Ausgabe 73 (2), 2024, Seite(n) 548--559, ISSN 0018-9340
Herausgeber: Institute of Electrical and Electronics Engineers
DOI: 10.1109/tc.2023.3337308

Speculative Inter-Thread Store-to-Load Forwarding in SMT Architectures

Autoren: Josué Feliu, Alberto Ros, Manuel E. Acacio, Stefanos Kaxiras
Veröffentlicht in: Journal of Parallel Distributed Computing (JPDC), Ausgabe 173, 2023, Seite(n) 94--106, ISSN 0743-7315
Herausgeber: Academic Press
DOI: 10.1016/j.jpdc.2022.11.007

Compiler-Assisted Compaction/Restoration of SIMD Instructions

Autoren: Juan Manuel Cebrian, Thibaud Balem, Adrian Barredo, Marc Casas, Miquel Moreto, Alberto Ros, Alexandra Jimborean
Veröffentlicht in: IEEE Transactions on Parallel and Distributed Systems (TPDS), Ausgabe 33 (4), 2022, Seite(n) 779-791, ISSN 1045-9219
Herausgeber: Institute of Electrical and Electronics Engineers
DOI: 10.1109/tpds.2021.3091015

The Entangling Instruction Prefetcher

Autoren: Alberto Ros, Alexandra Jimborean
Veröffentlicht in: IEEE Computer Architecture Letters, Ausgabe 19/2, 2020, Seite(n) 84-87, ISSN 1556-6056
Herausgeber: Institute of Electrical and Electronics Engineers
DOI: 10.1109/lca.2020.3002947

DeTraS: Delaying Stores for Friendly-Fire Mitigation in Hardware Transactional Memory

Autoren: Rubén Titos-Gil, Ricardo Fernández-Pascual, Manuel E. Acacio, Alberto Ros
Veröffentlicht in: IEEE Transactions on Parallel and Distributed Systems (TPDS), Ausgabe 33 (1), 2022, Seite(n) 1--13, ISSN 1045-9219
Herausgeber: Institute of Electrical and Electronics Engineers
DOI: 10.1109/tpds.2021.3085210

Analysing Software Prefetching Opportunities in Hardware Transactional Memory

Autoren: Marina Shimchenko, Rubén Titos-Gil, Ricardo Fernández-Pascual, Manuel E. Acacio, Stefanos Kaxiras, Alberto Ros, Alexandra Jimborean
Veröffentlicht in: Journal of Supercomputing (SUPE), Ausgabe 78, 2022, Seite(n) 919–944, ISSN 0920-8542
Herausgeber: Kluwer Academic Publishers
DOI: 10.1007/s11227-021-03897-z

Rechte des geistigen Eigentums

Patent (1)

SYSTEM AND METHOD FOR PREFETCHING BURSTS ACCESSES TO CONTIGUOUS MEMORY LOCATIONS

Antrags-/Publikationsnummer: 20 382900
Datum: 2020-10-13
Antragsteller: UNIVERSIDAD DE MURCIA