Ziel
EASY deals with the implementation of a low power/cost System-on-Chip (SoC) that handles both the baseband modem and critical functionality of the DLC layer of the very promising and emerging HIPERLAN/2 European standard. No such a SoC device exists in the market. The implementation will contain the hardware-software system's mapping, the development of the real-time software for the system's parts that will be executed on the used processors, the design of custom hardware blocks which will implement critical system's parts, the integration of the hardware-software blocks, the board development and the demonstration of the system. During the project, a low-power design methodology for wireless protocol applications, accompanied with prototype tools, will be developed. This methodology contains novel power optimisation techniques related to the system's embedded software, the hardware-software mapping, the data transfer/storage and the memory/bus architecture.
Objectives:
The main objectives of the EASY project are:
- To develop a cost/power efficient heterogeneous System-on-Chip processor, that handles both the baseband modem and critical functionality of the DLC layer of the HIPERLAN/2 protocol stack.
- To develop a low-power design methodology for the low-power implementation of wireless protocol applications on heterogeneous System-on-Chip platforms. This methodology will contain novel power optimisation techniques related to the system's embedded software, the hardware-software mapping procedure, the data transfer and storage, and the memory/bus architecture.
- To develop prototype tools, based on the developed low-power design methodology.
- To exploit and disseminate the results of the project.
Work description:
The EASY project aims at developing a power/cost efficient System-on-Chip (SoC) implementation of the HIPERLAN/2 standard. The design flow that will be followed for the development of the SoC will start with the definition of the system's specifications, the development of a high-level system model, and the definition of the system's architecture. The procedure will be continued with a power-conscious mapping of the system's functionality to a number of software blocks and custom blocks (hardware). Then, the real-time embedded software that implements critical functionality of the protocol's DLC layer and baseband modem, will be developed interactively with the design of the custom blocks. In the SW development, high-level languages (like SDL, UML, System C), and C/C++ coding will be used. A commercial RTOS will also be used for the coding. The custom blocks will initially be described in high-level. Then, VHDL coding/simulation at the RT level, synthesis, optimisation and gate-level simulation will be applied to each of the custom blocks, first, and at the integration level then. The next steps include low-level hardware/software co-simulation, floor planning, placement and routing, verification, layout and SoC fabrication. Finally, the EASY board will be developed for the HIPERLAN/2 system demonstration. During the project, a systematic methodology that will integrate, in a single flow, different approaches for power optimisation at the system level and the real-time software development for heterogeneous SoC platforms, customized to the special features of the target application domain and accompanied by prototype tools will be developed. This aims to explore and optimise in terms of power the system's embedded software, reduce the power consumption due to data storage and transfer by applying algorithmic transformations, and implement a power-efficient memory organization and bus interface. Strong exploitation and dissemination plans will be followed.
Milestones:
The basic milestones and expected results of the EASY project are:
- An advanced low power/cost System-on-Chip that handles the baseband modem and the critical functionality of the DLC layer of the HIPERLAN/2 standard (hardware and real-time software parts).
- A systematic methodology (accompanied with prototype tools) which contains optimisation techniques concerning the system's embedded software, the hardware-software mapping, the data transfer and storage, the memory architecture and the bus interface.
- Dissemination and exploitation or the project results.
Wissenschaftliches Gebiet (EuroSciVoc)
CORDIS klassifiziert Projekte mit EuroSciVoc, einer mehrsprachigen Taxonomie der Wissenschaftsbereiche, durch einen halbautomatischen Prozess, der auf Verfahren der Verarbeitung natürlicher Sprache beruht. Siehe: Das European Science Vocabulary.
CORDIS klassifiziert Projekte mit EuroSciVoc, einer mehrsprachigen Taxonomie der Wissenschaftsbereiche, durch einen halbautomatischen Prozess, der auf Verfahren der Verarbeitung natürlicher Sprache beruht. Siehe: Das European Science Vocabulary.
- Naturwissenschaften Informatik und Informationswissenschaften Software Softwareentwicklung
- Naturwissenschaften Informatik und Informationswissenschaften Software Anwendungssoftware Simulationssoftware
Sie müssen sich anmelden oder registrieren, um diese Funktion zu nutzen
Wir bitten um Entschuldigung ... während der Ausführung ist ein unerwarteter Fehler aufgetreten.
Sie müssen sich authentifizieren. Ihre Sitzung ist möglicherweise abgelaufen.
Vielen Dank für Ihr Feedback. Sie erhalten in Kürze eine E-Mail zur Übermittlungsbestätigung. Wenn Sie sich für eine Benachrichtigung über den Berichtsstatus entschieden haben, werden Sie auch im Falle einer Änderung des Berichtsstatus benachrichtigt.
Programm/Programme
Mehrjährige Finanzierungsprogramme, in denen die Prioritäten der EU für Forschung und Innovation festgelegt sind.
Mehrjährige Finanzierungsprogramme, in denen die Prioritäten der EU für Forschung und Innovation festgelegt sind.
Thema/Themen
Aufforderungen zur Einreichung von Vorschlägen sind nach Themen gegliedert. Ein Thema definiert einen bestimmten Bereich oder ein Gebiet, zu dem Vorschläge eingereicht werden können. Die Beschreibung eines Themas umfasst seinen spezifischen Umfang und die erwarteten Auswirkungen des finanzierten Projekts.
Aufforderungen zur Einreichung von Vorschlägen sind nach Themen gegliedert. Ein Thema definiert einen bestimmten Bereich oder ein Gebiet, zu dem Vorschläge eingereicht werden können. Die Beschreibung eines Themas umfasst seinen spezifischen Umfang und die erwarteten Auswirkungen des finanzierten Projekts.
Aufforderung zur Vorschlagseinreichung
Verfahren zur Aufforderung zur Einreichung von Projektvorschlägen mit dem Ziel, eine EU-Finanzierung zu erhalten.
Daten nicht verfügbar
Verfahren zur Aufforderung zur Einreichung von Projektvorschlägen mit dem Ziel, eine EU-Finanzierung zu erhalten.
Finanzierungsplan
Finanzierungsregelung (oder „Art der Maßnahme“) innerhalb eines Programms mit gemeinsamen Merkmalen. Sieht folgendes vor: den Umfang der finanzierten Maßnahmen, den Erstattungssatz, spezifische Bewertungskriterien für die Finanzierung und die Verwendung vereinfachter Kostenformen wie Pauschalbeträge.
Finanzierungsregelung (oder „Art der Maßnahme“) innerhalb eines Programms mit gemeinsamen Merkmalen. Sieht folgendes vor: den Umfang der finanzierten Maßnahmen, den Erstattungssatz, spezifische Bewertungskriterien für die Finanzierung und die Verwendung vereinfachter Kostenformen wie Pauschalbeträge.
Koordinator
19002 PEANIA - ATTIKI
Griechenland
Die Gesamtkosten, die dieser Organisation durch die Beteiligung am Projekt entstanden sind, einschließlich der direkten und indirekten Kosten. Dieser Betrag ist Teil des Gesamtbudgets des Projekts.