Skip to main content
CORDIS - Forschungsergebnisse der EU
CORDIS
Inhalt archiviert am 2024-06-18

DESIGN OF EXTREMELY ENERGY-EFFICIENT MULTI-CORE PROCESSOR IN NANOSCALE CMOS FOR MEDIA PROCESSING IN PORTABLE DEVICES

Article Category

Article available in the following languages:

Eine Parallelverarbeitung mit geringerem Energieverbrauch

Eine Parallelverarbeitung, bei der mehrere Prozessoren Operationen in verschiedenen untergeordneten Datensätzen ausführen, ist für viele Multimedia-Anwendungen von entscheidender Bedeutung. Eine neue Chip-Architektur, die auf Schemata für ein intelligentes Energiemanagement zurückgreift, könnte den Energieverbrauch portabler Gerät drastisch reduzieren.

Energie icon Energie

Viele Multimedia-Anwendungen der Zukunft sind von Grund auf stark auf eine Parallelverarbeitung ausgerichtet und verarbeiten enorme Datensätze. Ein einfaches Beispiel: 1 000 000 Zahlen können im Schnitt von durchschnittlich 1 000 Sätzen mit 1 000 Zahlen berechnet werden. Daraufhin kann ein Mittelwert dieser 1 000 Durchschnittswerte verwendet werden. Das EU-finanzierte Projekt RAVEN10 wurde initiiert, um sehr energieeffiziente Architekturen mit Parallelverarbeitung und mehreren Kernen zur Unterstützung winziger Technologieknoten (im Nanobereich) für eine solche Anwendung zu entwickeln. Erwähnenswerterweise ist es möglich, durch eine dynamische On-Chip-Rekonfigurationssteuerung die Herstellungskosten, die sich bei modernen Einzelanwendungschips auf mehrere zehn Millionen Euro belaufen können, enorm zu senken. Um die Ziele zu erreichen, griffen die Wissenschaftler auf DVFS-Schemata (Dynamic Voltage and Frequency Scaling) zurück. Durch die DVFS-Technik für das Strom- und Wärmemanagement wird die Spannung oder Frequenz des Prozessors entsprechend den Rechenanforderungen angepasst. Durch die RAVEN-Architektur (Resilient Architecture with Vector-thread Execution) werden die Schemata mittels eines unabhängigen Steuerprozessors auf jeden Kern einzeln angewandt. Das Team wandte erfolgreich rekonfigurierbare SC-(Switched-Capacitor)-DC-DC-Wandler, eine Reihe von Gleichspannungswandlern, die effiziente Spannungsänderungen ermöglichen, an. Um die feinkörnigen DVFS-Schemata mit einer großen Anzahl an Prozessoren kompatibel zu halten, mussten allerdings bestimmte technische Probleme gelöst werden. „Adaptive Clock“-Schemata machten den durch den Ausgangswiderstand des Wandlers entstehenden SC-Verlust nutzbar. Die Wissenschaftler erreichten des Weiteren eine niedrigere Schaltfrequenz und eine sehr hohe Umwandlungseffizienz. Die Durchführung einer Analyse zur Systemenergie für eine veränderbare anstelle einer fest eingestellten Stromversorgung ermöglichte zudem eine Generaloptimierung. Das System wendet bei jedem Prozessor für jede einzelne Anwendung die geringstmögliche Energie auf. Eine innovative Lösung für die begrenzte Anzahl an Umwandlungsverhältnissen verringerte den Energieverbrauch im Vergleich zu DFVS-Schemata mit herkömmlichen Spannungsregulatoren pro Kern um bis zu 25 %. Ein Testchip, der ein vollständiges DFVS-Schema umfasst und bei einem einzelnen Kern implementiert wird, befindet sich derzeit in der Entwicklung. Die erfolgreiche Implementierung des RAVEN-Konzepts wird den Energieverbrauch sowie die Kosten für eine Video- und Sprachverarbeitung in Mobiltelefonen und auf Tablet-PCs mit einer dynamischen On-Chip-Rekonfigurationssteuerung drastisch reduzieren. Die potenziellen Energieeinsparungen bei Mobiltelefonen lediglich eines Herstellers können mit Energieeinsparungen in zehntausenden von Haushalten gleichgesetzt werden – in Anbetracht der weltweit verwendeten Mobilgeräte ist dies ein Faktor, der nicht vernachlässigt werden sollte.

Schlüsselbegriffe

Verarbeitung, portable Geräte, energieeffizient, Nanobereich, On-Chip, DVFS

Entdecken Sie Artikel in demselben Anwendungsbereich