Un environnement de test intégré pour la conception électronique
Les besoins des clients changent constamment et ce qui est au goût du jour peut rapidement devenir obsolète. Afin de se tenir au courant des tendances technologiques pour anticiper les changements, les activités de conception doivent s'appuyer sur des procédures plus souples, plus efficaces et moins longues à mettre en oeuvre. Si les tests approfondis sont très utiles pendant la conception pour obtenir des performances élevées ainsi que des applications hautement spécialisées et fonctionnelles, ces derniers s'avèrent souvent redondants, complexes et génèrent des retards importants. La stratégie de test proposée répond à ces besoins par un ensemble complet de méthodes et d'outils adéquats qui s'utilisent durant la phase de conception. Plus particulièrement, les concepteurs peuvent employer ces techniques extrêmement efficaces lors du développement du code VHDL (Very high-speed integrated circuit Hardware Description Language). Il s'agit d'un langage de programmation employé dans le domaine de la modélisation matérielle. On l'utilise avec des ressources matérielles allant des systèmes complets (PC) aux petites portes logiques sur leurs circuits intégrés internes. Cette combinaison d'outils et de techniques permet d'aborder de façon satisfaisante les problèmes de test liés à la conception et ce à trois niveaux d'abstraction du processus: le niveau comportemental, le niveau transfert de registre et le niveau porte. L'analyse effectuée permet au concepteur non seulement de rapidement détecter les parties de code difficiles à tester, mais aussi de prévoir efficacement les défauts de conception susceptibles d'apparaître ensuite. De plus, le concepteur est également capable d'identifier et de supprimer le code VHDL redondant et ainsi d'éviter des interactions complexes inutiles entre les pièces du système. Il s'est avéré que cet environnement de test permettait de gagner du temps en supprimant la répétition des cycles de conception et était efficace sans porter atteinte aux paramètres de conception importants, comme la surface et les performances. L'analyse de la description VHDL peut être utilisée avec fiabilité quelle que soit l'importance des conceptions et ce sans nécessiter de moyens supplémentaires en mémoire ou en temps. Grâce à ses diverses possibilités d'architecture, elle facilite le travail de test et peut fournir une testabilité et une qualité élevée de test des descriptions VHDL, pour une prise en charge améliorée de la conception.
