Integrierte Testumgebung für die Entwicklung von Elektronikbaugruppen
Die Wünsche der Kunden ändern sich ständig, und was heute noch eine Innovation ist, kann morgen schon eine Technologie von gestern sein. Um deshalb mit technologischen Trends Schritt halten und sofort auf Änderungen des Marktumfeldes reagieren zu können, müssen die Entwicklungsaktitäten flexibler, effektiver und rationeller werden. Gründliche Tests im Verlauf einer Entwicklung sind zwar hilfreich bei der Schaffung von hochspezialisierten und praxistauglichen Hochleistungsanwendungen, können sich aber auch nicht selten als redundant und schwierig erweisen und so zu erheblichen Verzögerungen führen. Die hier vorgeschlagene Prüfbarkeitsstrategie, die mit diesem Dilemma aufräumen soll, beinhaltet eine abgerundete Palette von geeigneten Verfahren und Tools für die Designphase. Diese sehr effizienten Techniken können von den Designern bei der Entwicklung von Code in der Hardware-Beschreibungssprache für ultraschnelle integrierte Schaltungen (Very high-speed integrated circuit Hardware Description Language, VHDL) eingesetzt werden. Bei VHDL handelt es sich um eine spezielle Programmiersprache für die Hardwaresimulation, wobei das Spektrum der Hardware von Komplettsystemen (PCs) bis zu den winzigen logischen Schaltelementen (Gates) der in ihnen verwendeten integrierten Schaltungen reicht. Die Kombination dieser Techniken und Tools tragen in brauchbarer Weise zur Behebung von Problemen bei der Prüfbarkeit von Designs auf drei Abstraktionsebenen des Entwicklungsprozesses bei, nämlich der Verhaltens-, der Registertransfer- und der Gate-Ebene. Anhand der durchgeführten Analyse erkennt der Entwickler nicht nur sehr schnell die schwierig zu testenden Teile des Codes, sondern kann auch eine erfolgreiche Vorhersage über das mögliche spätere Ausfallverhalten eines Designs treffen. Darüber hinaus ist der Entwickler in der Lage, redundanten VHDL-Code zu identifizieren und zu eliminieren, wodurch unnötige komplexe Wechselwirkungen zwischen einzelnen Systemteilen vermieden werden. Diese Prüfbarkeits-Entwicklungsumgebung hat sich als zeitsparendes Hilfsmittel bewährt, indem es Redesigns vermeidet und eine effiziente Entwicklung ermöglich, ohne dass wichtige Designparameter wie z.B. die vorgegebenen Flächen und Systemleistungen beeinträchtigt werden. Die Analyse der VHDL-Beschreibung kann unabhängig vom Umfang des Designs zuverlässig genutzt werden, ohne dass dafür ein zusätzlicher Speicher- oder Zeitbedarf entsteht. Mit seinen verschiedenen Optionen für geeignete Architekturen zur Vereinfachung des Hardware-Tests bietet das Verfahren einen hohen Prüfbarkeitsgrad und eine hohe Qualität der Funktionstests von VHDL-Beschreibungen, die das Entwickeln von Elektronikbaugruppen nicht nur unterstützen, sondern auch verbessern.
