Implementaciones en hardware de neuronas reprogramables La capacidad de las redes neuronales artificiales para aprender relaciones complejas y hacer extrapolaciones a partir de una colección de ejemplos educativos ya ha sido corroborada por numerosos estudios científicos. Ahora, una arquitectura nueva de puertas lógicas programables pretende permitir la educación y la reconfiguración de sus implementaciones en hardware. Economía digital © Shutterstock Los problemas asociados a los límites de escala de los dispositivos CMOS (semiconductor complementario de óxido de metal) han llevado a buscar otras alternativas para la configuración de los transistores y los circuitos. Algunas propuestas de tecnologías basadas en el silicio son los dispositivos de electrón único, los diodos túnel resonantes (RTD) y los transistores de efecto de campo de semiconductor de óxido metálico (MOSFET). De éstas, los RTD parecen la opción más prometedora como solución a corto o medio plazo que ofrece la posibilidad de hacer más compactos y rápidos los circuitos VLSI («integrados a escala muy grande»). El trabajo de investigación realizado en el proyecto QUDOS se propuso resolver la laguna que existe entre la investigación sobre dispositivos funcionales basados en RTD y la investigación sobre la síntesis lógica para FPGA (arreglos de compuertas programables en campo). Los FPGA constan de elementos lógicos, de entrada y salida, y de enrutamiento que pueden programarse y reprogramarse sobre el terreno para adaptar los FPGA a cada necesidad, lo que les permite implementar determinada aplicación en cuestión de milisegundos. Con el desarrollo de los circuitos FPGA grandes y altamente paralelos, ha sido posible construir redes neuronales artificiales que ofrecen más velocidad operativa y portabilidad. Los socios del proyecto QUDOS escogieron esta aplicación en concreto porque el éxito futuro de las puertas lógicas TLG basadas en RTD dependerá de su idoneidad para usarlas en circuitos VLSI. Evidentemente, es necesario que aquellos dispositivos que presenten el rendimiento idóneo permitan también una fabricación fiable y reproducible. Además, el diseño de las puertas deberá mostrar solidez y tolerancia a variaciones de los diversos parámetros de los dispositivos y del suministro energético. La TLG programable, diseñada para permitir todas las funciones posibles de cualquier número de inputs, se incorporó (junto con puertas EX-OR y AND) a una arquitectura de expansión Davio positiva. Además, unos pesos MVL (multiple-valued logic o «lógica de valores múltiples») a modo de parámetros «blandos» que representan voltajes permitieron la programación de todas las funciones binarias cuando las TLG se dispusieron en una arquitectura adecuada. Se consideró una arquitectura paralela, similar a la necesaria para las redes neuronales artificiales, conectando múltiples TLG programables de input doble y se investigó la independencia de sus funciones programables. La investigación sugiere que las TLG programables se pueden conectar en circuitos de mayor escala, si bien parecen ser más adecuadas para arquitecturas altamente paralelas.
