Sprzętowe implementacje reprogramowalnych neuronów Możliwość uczenia się i uogólniania złożonych relacji przez sztuczne sieci neuronowe na podstawie przykładów została osiągnięta dzięki wielu badaniom. Nowa architektura programowalnych bramek logicznych dąży do zapewnienia możliwości uczenia i rekonfiguracji realizacji sprzętowych takich sieci. Gospodarka cyfrowa © Shutterstock Problemy związane z ograniczeniami skalowania urządzeń CMOS spowodowały rozpoczęcie poszukiwań alternatywnych konfiguracji tranzystorów i obwodów. Przedstawione propozycje technologii opartych na krzemie obejmują urządzenia jednoelektronowe, diody rezonansowo-tunelowe (Resonant-Tunnelling Diodes, RTD) i tranzystory MOSFET. Najbardziej obiecujące są diody rezonansowo-tunelowe jako rozwiązanie krótko- i średnioterminowe, które umożliwi zmniejszenie wymiarów i zwiększenie szybkości układów o bardzo dużym stopniu scalenia. Prace badawcze w ramach projektu QUDOS dążą do wyeliminowania istniejącej luki między badaniami nad urządzeniami funkcjonalnymi opartymi na diodach rezonansowo-tunelowych i badaniami nad syntezą logiki dla programowalnych matryc bramkowych (FPGA). Matryce FPGA składają się z elementów logicznych, wejścia-wyjścia i routingu, które można programować i reprogramować w dowolnym miejscu, dostosowując je do potrzeb, co pozwoli na implementację określonego zastosowania w ciągu kilku milisekund. Rozwój dużych i wysoce równoległych obwodów FPGA sprawił, że stała się możliwa sprzętowa realizacja sztucznych sieci neuronowych ze zwiększoną szybkością działania i możliwością przenoszenia. To konkretne zastosowanie zostało wybrane przez partnerów projektu QUDOS, ponieważ przyszły sukces bramek logiki progowej (TLG) opartych na diodach RTF będzie zależny od możliwości ich wykorzystania w układach o bardzo dużym stopniu scalenia. Potrzeba niezawodnej i powtarzalnej produkcji takich urządzeń, cechujących się właściwą wydajnością, jest oczywista. Projekt bramki musi także charakteryzować się odpornością na błędy w zakresie tolerancji odchyleń parametrów urządzenia i zasilania. Programowalne bramki TLG, zaprojektowane w celu wykonywania wszystkich możliwych funkcji binarnych dla dowolnej liczby wejść, zostały zastosowane (wraz z bramkami EX-OR i AND) w architekturze rozszerzeń Davio. Ponadto wagi logiki wielowartościowej jako parametry programowalne reprezentujące napięcia umożliwiły programowanie funkcji binarnych w przypadku rozmieszczenia bramek TLG w odpowiedniej architekturze. Rozważono zastosowanie architektury równoległej, analogicznej do architektury wymaganej przez sztuczne sieci neuronowe, w celu połączenia wielu programowalnych bramek TLG z dwoma wejściami, a także zbadano niezależność ich funkcji programowalnych. Rezultaty wskazywały, że programowalne bramki TLG można łączyć w układy o większej skali, ale wydają się one być bardziej dostosowane do architektury wysoce równoległej.
