Boosting the European Value Chain for Sustainable Power Electronics

Información del proyecto

FastLane

Identificador del acuerdo de subvención: 101139788

DOI

10.3030/101139788

Fecha de la firma de la CE 22 Mayo 2024

Fecha de inicio 1 Mayo 2024

Fecha de finalización 30 Abril 2027

Financiado con arreglo a

• Digital, Industry and Space

Coste total

€ 96 869 925,88

Aportación de la UE

€ 23 394 912,30

Coordinado por

VALEO ELECTRIFICATION SAS
France

CORDIS proporciona enlaces a los documentos públicos y las publicaciones de los proyectos de los programas marco HORIZONTE.

Los enlaces a los documentos y las publicaciones de los proyectos del Séptimo Programa Marco, así como los enlaces a algunos tipos de resultados específicos, como conjuntos de datos y «software», se obtienen dinámicamente de OpenAIRE .

Resultado final

Documents, reports (1)

Data Management Plan

First version of the data management plan (DMP), with description of methods and processes to manage the relevant research data to make them findable, accessible, interoperable and reusable

Websites, patent fillings, videos etc. (1)

Project Website

Setup of the FASTLANE project website

Publicaciones

Conference proceedings (6)

Design of Packaging of Power DMOS Transistor

Autores: P. Príbytný, A. Chvála, J. Marek
Publicado en: International Conference on Advances in Electronic and Photonic Technologies (ADEPT), 2024
Editor: Zenodo
DOI: 10.5281/ZENODO.14974727

Neural Network for Calibration of Electrical Models of Semiconductor Devices

Autores: M. Amira, A. Chvála
Publicado en: 2024 15th International Conference on Advanced Semiconductor Devices and Microsystems (ASDAM), 2025
Editor: IEEE
DOI: 10.1109/ASDAM63148.2024.10844606

Design of Power SiC Transistor Embedded in PCB Supported by 3D Simulations

Autores: A. Chvála, J. Marek
Publicado en: International Conference on Advances in Electronic and Photonic Technologies (ADEPT), 2024
Editor: Zenodo
DOI: 10.5281/ZENODO.14974467

FastLane: Life Cycle Analysis of SiC from Substrate to Converter

Autores: Elise Chaumat
Publicado en: Nanoelec Symposium on Sustainable Electronics and Digital Technologies, 2024
Editor: Zenodo
DOI: 10.5281/ZENODO.14988627

Design of Power SiC Transistor Embedded in PCB Supported by 3D Thermo-Mechanical Simulations

Autores: A. Chvála, P. Suhaj, M. Florovič, J. Marek
Publicado en: 2024 15th International Conference on Advanced Semiconductor Devices and Microsystems (ASDAM), 2025
Editor: IEEE
DOI: 10.1109/ASDAM63148.2024.10844645

Design of Packaging of Power DMOS Transistor

Autores: P. Príbytný, M. Amira, J. Marek, A. Chvála
Publicado en: 2024 15th International Conference on Advanced Semiconductor Devices and Microsystems (ASDAM), 2025
Editor: IEEE
DOI: 10.1109/ASDAM63148.2024.10844597