Boosting the European Value Chain for Sustainable Power Electronics

Informazioni relative al progetto

FastLane

ID dell’accordo di sovvenzione: 101139788

DOI

10.3030/101139788

Data della firma CE 22 Maggio 2024

Data di avvio 1 Maggio 2024

Data di completamento 30 Aprile 2027

Finanziato da

• Digital, Industry and Space

Costo totale

€ 96 869 925,88

Contributo UE

€ 23 394 912,30

Coordinato da

VALEO ELECTRIFICATION SAS
France

CORDIS fornisce collegamenti ai risultati finali pubblici e alle pubblicazioni dei progetti ORIZZONTE.

I link ai risultati e alle pubblicazioni dei progetti del 7° PQ, così come i link ad alcuni tipi di risultati specifici come dataset e software, sono recuperati dinamicamente da .OpenAIRE .

Risultati finali

Documents, reports (1)

Data Management Plan

First version of the data management plan (DMP), with description of methods and processes to manage the relevant research data to make them findable, accessible, interoperable and reusable

Websites, patent fillings, videos etc. (1)

Project Website

Setup of the FASTLANE project website

Pubblicazioni

Conference proceedings (6)

Design of Packaging of Power DMOS Transistor

Autori: P. Príbytný, A. Chvála, J. Marek
Pubblicato in: International Conference on Advances in Electronic and Photonic Technologies (ADEPT), 2024
Editore: Zenodo
DOI: 10.5281/ZENODO.14974727

Neural Network for Calibration of Electrical Models of Semiconductor Devices

Autori: M. Amira, A. Chvála
Pubblicato in: 2024 15th International Conference on Advanced Semiconductor Devices and Microsystems (ASDAM), 2025
Editore: IEEE
DOI: 10.1109/ASDAM63148.2024.10844606

Design of Power SiC Transistor Embedded in PCB Supported by 3D Simulations

Autori: A. Chvála, J. Marek
Pubblicato in: International Conference on Advances in Electronic and Photonic Technologies (ADEPT), 2024
Editore: Zenodo
DOI: 10.5281/ZENODO.14974467

FastLane: Life Cycle Analysis of SiC from Substrate to Converter

Autori: Elise Chaumat
Pubblicato in: Nanoelec Symposium on Sustainable Electronics and Digital Technologies, 2024
Editore: Zenodo
DOI: 10.5281/ZENODO.14988627

Design of Power SiC Transistor Embedded in PCB Supported by 3D Thermo-Mechanical Simulations

Autori: A. Chvála, P. Suhaj, M. Florovič, J. Marek
Pubblicato in: 2024 15th International Conference on Advanced Semiconductor Devices and Microsystems (ASDAM), 2025
Editore: IEEE
DOI: 10.1109/ASDAM63148.2024.10844645

Design of Packaging of Power DMOS Transistor

Autori: P. Príbytný, M. Amira, J. Marek, A. Chvála
Pubblicato in: 2024 15th International Conference on Advanced Semiconductor Devices and Microsystems (ASDAM), 2025
Editore: IEEE
DOI: 10.1109/ASDAM63148.2024.10844597