Boosting the European Value Chain for Sustainable Power Electronics

Informations projet

FastLane

N° de convention de subvention: 101139788

DOI

10.3030/101139788

Date de signature de la CE 22 Mai 2024

Date de début 1 Mai 2024

Date de fin 30 Avril 2027

Financé au titre de

• Digital, Industry and Space

Coût total

€ 96 869 925,88

Contribution de l’UE

€ 23 394 912,30

Coordonné par

VALEO ELECTRIFICATION SAS
France

CORDIS fournit des liens vers les livrables publics et les publications des projets HORIZON.

Les liens vers les livrables et les publications des projets du 7e PC, ainsi que les liens vers certains types de résultats spécifiques tels que les jeux de données et les logiciels, sont récupérés dynamiquement sur OpenAIRE .

Livrables

Documents, reports (1)

Data Management Plan

First version of the data management plan (DMP), with description of methods and processes to manage the relevant research data to make them findable, accessible, interoperable and reusable

Websites, patent fillings, videos etc. (1)

Project Website

Setup of the FASTLANE project website

Publications

Conference proceedings (6)

Design of Packaging of Power DMOS Transistor

Auteurs: P. Príbytný, A. Chvála, J. Marek
Publié dans: International Conference on Advances in Electronic and Photonic Technologies (ADEPT), 2024
Éditeur: Zenodo
DOI: 10.5281/ZENODO.14974727

Neural Network for Calibration of Electrical Models of Semiconductor Devices

Auteurs: M. Amira, A. Chvála
Publié dans: 2024 15th International Conference on Advanced Semiconductor Devices and Microsystems (ASDAM), 2025
Éditeur: IEEE
DOI: 10.1109/ASDAM63148.2024.10844606

Design of Power SiC Transistor Embedded in PCB Supported by 3D Simulations

Auteurs: A. Chvála, J. Marek
Publié dans: International Conference on Advances in Electronic and Photonic Technologies (ADEPT), 2024
Éditeur: Zenodo
DOI: 10.5281/ZENODO.14974467

FastLane: Life Cycle Analysis of SiC from Substrate to Converter

Auteurs: Elise Chaumat
Publié dans: Nanoelec Symposium on Sustainable Electronics and Digital Technologies, 2024
Éditeur: Zenodo
DOI: 10.5281/ZENODO.14988627

Design of Power SiC Transistor Embedded in PCB Supported by 3D Thermo-Mechanical Simulations

Auteurs: A. Chvála, P. Suhaj, M. Florovič, J. Marek
Publié dans: 2024 15th International Conference on Advanced Semiconductor Devices and Microsystems (ASDAM), 2025
Éditeur: IEEE
DOI: 10.1109/ASDAM63148.2024.10844645

Design of Packaging of Power DMOS Transistor

Auteurs: P. Príbytný, M. Amira, J. Marek, A. Chvála
Publié dans: 2024 15th International Conference on Advanced Semiconductor Devices and Microsystems (ASDAM), 2025
Éditeur: IEEE
DOI: 10.1109/ASDAM63148.2024.10844597