Skip to main content
Aller à la page d’accueil de la Commission européenne (s’ouvre dans une nouvelle fenêtre)
français fr
CORDIS - Résultats de la recherche de l’UE
CORDIS

A Hardware-Aware AI Execution Framework for Edge AI Accelerators

Description du projet

Un cadre automatisé pour l’avenir de l’IA en périphérie

Au cours de la dernière décennie, l’informatique en périphérie et l’IA ont gagné en popularité, suscitant un intérêt accru pour le développement de ces deux technologies. Si l’automatisation complète du secteur de la santé et de l’électronique grand public reposera sur l’IA en périphérie, les progrès ont été lents en raison des retards dans les innovations relatives aux accélérateurs matériels. Le projet Aigen Tech, financé par le CER, vise à introduire de nouvelles méthodologies et de nouveaux outils afin de construire un cadre automatisé pour générer et développer efficacement des accélérateurs d’IA et des mappages de charges de travail d’IA, réduisant massivement les cycles de conception matérielle tout en optimisant l’efficacité. Enfin, le projet validera et prototypera le cadre afin d’encourager la collaboration avec des partenaires commerciaux.

Objectif

Edge AI is poised to transform industries like healthcare, automation, and consumer electronics, but the rapid evolution of AI models clashes with the slow, rigid development of hardware accelerators. Custom accelerators, while efficient, take over a year to design, making them obsolete by the time they are deployed. Existing solutions also suffer from manual compiler customization and inefficient workload mappings, leading to wasted energy and increased latency.
Building on the tools and methodologies developed in the ERC BINGO project, AigenTech tackles this challenge with an automated framework for exploring and generating AI accelerators, and automatically mapping and compiling AI workloads onto them, enabling rapid adaptation to new workloads. By integrating design space exploration, hardware generation, deep layer fusion mapping, and MLIR-based compilation, AigenTech reduces hardware design cycles from months to weeks and maximizes execution efficiency.
This PoC will validate the framework through FPGA prototyping and industry benchmarking, create a web-based exploration platform prototype and engage our established and new semiconductor partners to pave the way for commercialization. As such, AigenTech will enable them to rapidly support future AI developments at high hardware efficiency, while reducing time-to-market.

Champ scientifique (EuroSciVoc)

Programme(s)

Thème(s)

Régime de financement

HORIZON-ERC-POC - HORIZON ERC Proof of Concept Grants

Voir tous les projets financés dans le cadre de ce programme de financement

Appel à propositions

(s’ouvre dans une nouvelle fenêtre) ERC-2025-POC

Voir tous les projets financés au titre de cet appel

Institution d’accueil

KATHOLIEKE UNIVERSITEIT LEUVEN
Contribution nette de l'UE
€ 150 000,00
Adresse
OUDE MARKT 13
3000 Leuven
Belgique
Région
Vlaams Gewest Prov. Vlaams-Brabant Arr. Leuven
Type d’activité
Higher or Secondary Education Establishments
Liens
Coût total
Aucune donnée

Bénéficiaires (1)