Skip to main content
Przejdź do strony domowej Komisji Europejskiej (odnośnik otworzy się w nowym oknie)
polski pl
CORDIS - Wyniki badań wspieranych przez UE
CORDIS

A Hardware-Aware AI Execution Framework for Edge AI Accelerators

Opis projektu

Zautomatyzowana platforma dla przyszłości brzegowej sztucznej inteligencji

W ostatnim dziesięcioleciu technologie przetwarzania brzegowego i sztucznej inteligencji zyskały na popularności, co spowodowało wzrost zainteresowania rozwojem obu tych dziedzin. Chociaż pełna automatyzacja sektora opieki zdrowotnej i elektroniki użytkowej będzie opierać się na sztucznej inteligencji brzegowej, jej rozwój postępuje wolno ze względu na ograniczone tempo innowacji w dziedzinie akceleratorów sprzętowych. Finansowany przez ERBN projekt Aigen Tech ma na celu wprowadzenie nowych metodologii i narzędzi służących do stworzenia zautomatyzowanego środowiska umożliwiającego wydajne generowanie i opracowywanie akceleratorów sztucznej inteligencji oraz mapowań obciążeń AI, co pozwoli znacznie skrócić cykle projektowania sprzętu przy jednoczesnej optymalizacji wydajności. Ponadto w ramach projektu badacze przeprowadzoną walidację i stworzą prototyp platformy, aby zachęcić partnerów biznesowych do współpracy.

Cel

Edge AI is poised to transform industries like healthcare, automation, and consumer electronics, but the rapid evolution of AI models clashes with the slow, rigid development of hardware accelerators. Custom accelerators, while efficient, take over a year to design, making them obsolete by the time they are deployed. Existing solutions also suffer from manual compiler customization and inefficient workload mappings, leading to wasted energy and increased latency.
Building on the tools and methodologies developed in the ERC BINGO project, AigenTech tackles this challenge with an automated framework for exploring and generating AI accelerators, and automatically mapping and compiling AI workloads onto them, enabling rapid adaptation to new workloads. By integrating design space exploration, hardware generation, deep layer fusion mapping, and MLIR-based compilation, AigenTech reduces hardware design cycles from months to weeks and maximizes execution efficiency.
This PoC will validate the framework through FPGA prototyping and industry benchmarking, create a web-based exploration platform prototype and engage our established and new semiconductor partners to pave the way for commercialization. As such, AigenTech will enable them to rapidly support future AI developments at high hardware efficiency, while reducing time-to-market.

Dziedzina nauki (EuroSciVoc)

Program(-y)

Temat(-y)

System finansowania

HORIZON-ERC-POC - HORIZON ERC Proof of Concept Grants

Wyświetl wszystkie projekty finansowane w ramach tego programu finansowania

Zaproszenie do składania wniosków

(odnośnik otworzy się w nowym oknie) ERC-2025-POC

Wyświetl wszystkie projekty finansowane w ramach tego zaproszenia

Instytucja przyjmująca

KATHOLIEKE UNIVERSITEIT LEUVEN
Wkład UE netto
€ 150 000,00
Koszt całkowity
Brak danych

Beneficjenci (1)