Skip to main content
Weiter zur Homepage der Europäischen Kommission (öffnet in neuem Fenster)
Deutsch de
CORDIS - Forschungsergebnisse der EU
CORDIS

A Hardware-Aware AI Execution Framework for Edge AI Accelerators

Projektbeschreibung

Ein automatisiertes Framework für die Zukunft der Edge-KI

In den vergangenen zehn Jahren haben Edge-Computing und KI an Bedeutung gewonnen, was zu einem gesteigerten Interesse an der Weiterentwicklung beider Technologien geführt hat. Die vollständige Automatisierung im Gesundheitswesen und in der Verbrauchselektronik wird zwar auf Edge-KI beruhen, aufgrund von Verzögerungen bei den Innovationen im Bereich der Hardware-Beschleunigung wurden jedoch nur langsame Fortschritte erzielt. Das ERC-finanzierte Projekt Aigen Tech zielt darauf ab, neue Methoden und Werkzeuge einzuführen, um ein automatisiertes Framework für die effiziente Erzeugung und Entwicklung von KI-Beschleunigern und KI-Auslastungszuordnungen zu schaffen, das die Hardware-Entwicklungszyklen erheblich verkürzt und gleichzeitig die Effizienz optimiert. Zu guter Letzt wird das Framework validiert und es wird ein Prototyp entwickelt, um die Zusammenarbeit mit Partnerorganisationen aus der Wirtschaft zu fördern.

Ziel

Edge AI is poised to transform industries like healthcare, automation, and consumer electronics, but the rapid evolution of AI models clashes with the slow, rigid development of hardware accelerators. Custom accelerators, while efficient, take over a year to design, making them obsolete by the time they are deployed. Existing solutions also suffer from manual compiler customization and inefficient workload mappings, leading to wasted energy and increased latency.
Building on the tools and methodologies developed in the ERC BINGO project, AigenTech tackles this challenge with an automated framework for exploring and generating AI accelerators, and automatically mapping and compiling AI workloads onto them, enabling rapid adaptation to new workloads. By integrating design space exploration, hardware generation, deep layer fusion mapping, and MLIR-based compilation, AigenTech reduces hardware design cycles from months to weeks and maximizes execution efficiency.
This PoC will validate the framework through FPGA prototyping and industry benchmarking, create a web-based exploration platform prototype and engage our established and new semiconductor partners to pave the way for commercialization. As such, AigenTech will enable them to rapidly support future AI developments at high hardware efficiency, while reducing time-to-market.

Wissenschaftliches Gebiet (EuroSciVoc)

Programm/Programme

Thema/Themen

Finanzierungsplan

HORIZON-ERC-POC - HORIZON ERC Proof of Concept Grants

Alle im Rahmen dieses Finanzierungsinstruments finanzierten Projekte anzeigen

Aufforderung zur Vorschlagseinreichung

(öffnet in neuem Fenster) ERC-2025-POC

Alle im Rahmen dieser Aufforderung zur Einreichung von Vorschlägen finanzierten Projekte anzeigen

Gastgebende Einrichtung

KATHOLIEKE UNIVERSITEIT LEUVEN
Netto-EU-Beitrag
€ 150 000,00
Adresse
OUDE MARKT 13
3000 Leuven
Belgien
Region
Vlaams Gewest Prov. Vlaams-Brabant Arr. Leuven
Aktivitätstyp
Higher or Secondary Education Establishments
Links
Gesamtkosten
Keine Daten

Begünstigte (1)