Ultra-Low PoweR technologIes and MEmory architectures for IoT

Informations projet

PRIME

N° de convention de subvention: 692519

DOI

10.3030/692519

Projet clôturé

Date de signature de la CE 4 Mai 2016

Date de début 1 Decembre 2015

Date de fin 30 Septembre 2019

Financé au titre de

• INDUSTRIAL LEADERSHIP - Leadership in enabling and industrial technologies - Information and Communication Technologies (ICT)

Coût total

€ 38 296 264,00

Contribution de l’UE

€ 12 038 776,58

Coordonné par

INTERUNIVERSITAIR MICRO-ELECTRONICA CENTRUM
Belgium

CORDIS fournit des liens vers les livrables publics et les publications des projets HORIZON.

Les liens vers les livrables et les publications des projets du 7e PC, ainsi que les liens vers certains types de résultats spécifiques tels que les jeux de données et les logiciels, sont récupérés dynamiquement sur OpenAIRE .

Livrables

Other (2)

Web page
Public communication of final result

Publications

Peer reviewed articles (5)

Barrier breakdown mechanism in nano-scale perpendicular magnetic tunnel junctions with ultrathin MgO barrier

Auteurs: Hua Lv, Diana C. Leitao, Zhiwei Hou, Paulo P. Freitas, Susana Cardoso, Thomas Kämpfe, Johannes Müller, Juergen Langer, Jerzy Wrona
Publié dans: AIP Advances, Numéro 8/5, 2018, Page(s) 055908, ISSN 2158-3226
Éditeur: American Institute of Physics Inc.
DOI: 10.1063/1.5007656

The annealing effect on memory state stability and interlayer coupling in perpendicular magnetic tunnel junctions with ultrathin MgO barrier

Auteurs: Hua Lv, João Fidalgo, Diana C. Leitão, Ana V. Silva, Thomas Kämpfe, Stefan Riedel, Juergen Langer, Jerzy Wrona, Berthold Ocker, Paulo P. Freitas, Susana Cardoso
Publié dans: Journal of Magnetism and Magnetic Materials, Numéro 477, 2019, Page(s) 142-146, ISSN 0304-8853
Éditeur: Elsevier BV
DOI: 10.1016/j.jmmm.2019.01.050

Pulse mode of operation – A new booster of TEG, improving power up to X2.7 – to better fit IoT requirements

Auteurs: Maciej Haras, Michał Markiewicz, Stéphane Monfray, Thomas Skotnicki
Publié dans: Nano Energy, Numéro In Press, 2019, Page(s) 104204, ISSN 2211-2855
Éditeur: Elsevier BV
DOI: 10.1016/j.nanoen.2019.104204

Advanced FD-SOI and Beyond Low Temperature SmartCut™ Enables High Density 3-D SoC Applications

Auteurs: W. Schwarzenbach, B.-Y. Nguyen, L. Ecarnot, S. Loubriat, M. Detard, E. Cela, C. Bertrand-Giuliani, G. Chabanne, C. Maddalon, N. Daval, C. Maleville
Publié dans: IEEE Journal of the Electron Devices Society, Numéro 7, 2019, Page(s) 863-868, ISSN 2168-6734
Éditeur: Institute of Electrical and Electronics Engineers Inc.
DOI: 10.1109/jeds.2019.2916460

Slicing FIFOs for On-Chip Memory Bandwidth Exhaustion

Auteurs: Mattis Hasler, Robert Wittig, Emil Matus, Gerhard Fettweis
Publié dans: IEEE Transactions on Circuits and Systems I: Regular Papers, Numéro Print ISSN: 1549-8328 Electronic ISSN: 1558-0806, 2019, Page(s) 1-10, ISSN 1549-8328
Éditeur: Institute of Electrical and Electronics Engineers
DOI: 10.1109/tcsi.2019.2926134

Conference proceedings (21)

Down to 15nm BOX: SOI extendability for planar fully depleted application beyond 22FD

Auteurs: W. Schwarzenbach, F. Allibert, C. Le Royer, L. Grenouillet, C. Malaquin, C. Bertrand-Giuliani, F. Boedt, S. Loubriat, C. Michau, D. Parissi, B.-Y. Nguyen
Publié dans: 2016 IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference (S3S), 2016, Page(s) 1-2, ISBN 978-1-5090-4391-0
Éditeur: IEEE
DOI: 10.1109/S3S.2016.7804377

Combined TDM and SDM Circuit Switching NoCs with Dedicated Connection Allocator

Auteurs: Yong Chen, Emil Matus, Gerhard P. Fettweis
Publié dans: 2017 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2017, Page(s) 104-109, ISBN 978-1-5090-6762-6
Éditeur: IEEE
DOI: 10.1109/ISVLSI.2017.27

Combined packet and TDM circuit switching NoCs with novel connection configuration mechanism

Auteurs: Yong Chen, Emil Matus, Gerhard P. Fettweis
Publié dans: 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017, Page(s) 1-4, ISBN 978-1-4673-6853-7
Éditeur: IEEE
DOI: 10.1109/ISCAS.2017.8050829

A fixed point exponential function accelerator for a neuromorphic many-core system

Auteurs: Johannes Partzsch, Sebastian Hoppner, Matthias Eberlein, Rene Schuffny, Christian Mayr, David R. Lester, Steve Furber
Publié dans: 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017, Page(s) 1-4, ISBN 978-1-4673-6853-7
Éditeur: IEEE
DOI: 10.1109/ISCAS.2017.8050528

Dynamic voltage and frequency scaling for neuromorphic many-core systems

Auteurs: Sebastian Hoppner, Yexin Yan, Bernhard Vogginger, Andreas Dixius, Johannes Partzsch, Felix Neumarker, Stephan Hartmann, Stefan Schiefer, Stefan Scholze, Georg Ellguth, Love Cederstroem, Matthias Eberlein, Christian Mayr, Steve Temple, Luis Plana, Jim Garside, Simon Davison, David R. Lester, Steve Furber
Publié dans: 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017, Page(s) 1-4, ISBN 978-1-4673-6853-7
Éditeur: IEEE
DOI: 10.1109/ISCAS.2017.8050656

MESH: Explicit and flexible generation of analog arrays

Auteurs: Benjamin Prautsch, Uwe Eichler, Torsten Reich, Jens Lienig
Publié dans: 2017 14th International Conference on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design (SMACD), 2017, Page(s) 1-4, ISBN 978-1-5090-5052-9
Éditeur: IEEE
DOI: 10.1109/SMACD.2017.7981572

Dynamic body bias for 22 nm FD-SOI CMOS Technology

Auteurs: Nedelcu, Stefan; Voelker, Matthias; Klein, Leonhard; Schuhmann, Claudia; Schuhmann, Norbert; Hauer, Johann; Reich, Torsten; Rao, Sunil
Publié dans: 15. ITG/GMM-Symposium ANALOG 2016, Numéro 15. ITG/GMM-Symposium ANALOG 2016, 2016, ISBN 978-3-8007-4265-3
Éditeur: IEEE

Modeling and design considerations for negative capacitance field-effect transistors

Auteurs: Michael Hoffmann, Milan Pesic, Stefan Slesazeck, Uwe Schroeder, Thomas Mikolajick, Thomas Mikolajick
Publié dans: 2017 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSOI-ULIS), Numéro 2017 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSOI-ULIS), 2017, Page(s) 1-4, ISBN 978-1-5090-5313-1
Éditeur: IEEE
DOI: 10.1109/ulis.2017.7962577

Ultra-Low-Power SAR ADC In 22 Nm FD-SOI Technology Using Body-Biasing

Auteurs: Jotschke, Marcel; Rao, Sunil Satish; Prautsch, Benjamin; Reich, Torsten
Publié dans: Semiconductor Engineering, 2019, ISBN 978-3-8007-4754-2
Éditeur: Semiconductor Engineering

Energy-Efficient Hash Join Implementations in Hardware-Accelerated MPSoCs

Auteurs: S Haas, G Fettweis
Publié dans: Eighth International Workshop on Accelerating Analytics and Data Management Systems Using Modern Processor and Storage Architectures, Numéro Eighth International Workshop on Accelerating Analytics and Data Management Systems Using Modern Processor and Storage Architectures, 2017
Éditeur: adms

A Hybrid Execution Approach to Improve the Performance of Dataflow Applications

Auteurs: M Hasler, R Wittig, E Matus, G Fettweis
Publié dans: 16th International SoC Design Conference, 2019
Éditeur: 16th International SoC Design Conference

Statistical Access Interval Prediction for Tightly Coupled Memory Systems

Auteurs: Robert Wittig, Mattis Hasler, Emil Matus, Gerhard Fettweis
Publié dans: 2019 IEEE Symposium in Low-Power and High-Speed Chips (COOL CHIPS), Numéro Annually, 2019, Page(s) 1-3, ISBN 978-1-7281-1749-2
Éditeur: IEEE
DOI: 10.1109/coolchips.2019.8721304

A low-power BLE transceiver with support for phase-based ranging, featuring 5μs PLL locking time and 5.3ms ranging time, enabled by staircase-chirp PLL with sticky-lock channel-switching

Auteurs: Elbert Bechthum, Johan Dijkhuis, Ming Ding, Yuming He, Johan van den Heuvel, Paul Mateman, Gert-Jan van Schaik, Kenichi Shibata*, Minyoung Song, Evgenii Tiurin, Stefano Traferro, Nick Winkel, Yao-Hong Li, Christian Bachmann
Publié dans: 2020 International Solid-State Circuits Conference, 2020
Éditeur: 2020 International Solid-State Circuits Conference

Gewitter im Chip - Resistive Speicher für low-power Anwendungen (Chip-internal thunderstorm - resistive memories for low power applications)

Auteurs: Drescher, Maximilian; Erben, Elke; Grass, Carsten; Trentzsch, Martin; Lazarevic, Florian; Leitsmann, Roman; Plaenitz, Philipp; Mchedlidze, Teimuraz; Seidel, Konrad; Liske, Romy; Bartha, Johann Wolfgang
Publié dans: MikroSystemTechnik Kongress 2017, Numéro MikroSystemTechnik Kongress 2017, 2017, Page(s) pp.774-776, ISBN 978-3-8007-4491-6
Éditeur: MikroSystemTechnik Kongress 2017

Beyond advanced FDSOI: Low Temp SmartCut for enabling High Density 3D SoC applications

Auteurs: W. Schwarzenbach, B. -Y. Nguyen, L. Ecarnot, S. Loubriat, M. Detard, E. Cela, C. Bertrand-Giuliani, G. Chabanne, C. Maddalon, N. Daval, C. Girard, C. Maleville
Publié dans: 2018 IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference (S3S), Numéro annually, 2018, Page(s) 1-2, ISBN 978-1-5386-7627-1
Éditeur: IEEE
DOI: 10.1109/s3s.2018.8640192

Application Specific Instruction Processor for Dynamic Connection Allocation in TDM-NoCs

Auteurs: S Nam, E Matus, G Fettweis
Publié dans: 32th IEEE International System-On-Chip Conference, 2019
Éditeur: IEEE

Queue Based Memory Management Unit for Heterogeneous MPSoCs

Auteurs: Robert Wittig, Mattis Hasler, Emil Matus, Gerhard Fettweis
Publié dans: 2019 Design, Automation & Test in Europe Conference & Exhibition (DATE), Numéro annually, 2019, Page(s) 1297-1300, ISBN 978-3-9819263-2-3
Éditeur: IEEE
DOI: 10.23919/date.2019.8715129

Charakterisierung der Zuverlässigkeit in der High-k Metal Gate Technologie (Reliability characterization in High-k metal gate technology)

Auteurs: Seidel, Konrad; Riedel, Stefan; Kalishettyhalli Ma, Mamathamba; Polakowski, Patrick; Müller, Johannes
Publié dans: MikroSystemTechnik Kongress 2017, Numéro MikroSystemTechnik Kongress 2017, 2017, Page(s) pp.488-491, ISBN 978-3-8007-4491-6
Éditeur: MikroSystemTechnik Kongress 2017

HW/SW-database-codesign for compressed bitmap index processing

Auteurs: Sebastian Haas, Tomas Karnagel, Oliver Arnold, Erik Laux, Benjamin Schlegel, Gerhard Fettweis, Wolfgang Lehner
Publié dans: 2016 IEEE 27th International Conference on Application-specific Systems, Architectures and Processors (ASAP), Numéro annually, 2016, Page(s) 50-57, ISBN 978-1-5090-1503-0
Éditeur: IEEE
DOI: 10.1109/ASAP.2016.7760772

MESH: Explicit and Flexible Generation of Analog Arrays

Auteurs: Benjamin Prautsch, Uwe Eichler, Torsten Reich, Jens Lienig
Publié dans: International Conference on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design (SMACD), Numéro annually, 2017
Éditeur: IEEE

Body biasing for analog design: Practical experiences in 22 nm FD-SOI

Auteurs: Sunil Satish Rao, Benjamin Prautsch, Ashish Shrivastava, Torsten Reich
Publié dans: 2017 IEEE 20th International Symposium on Design and Diagnostics of Electronic Circuits & Systems (DDECS), Numéro annually, 2017, Page(s) 73-78, ISBN 978-1-5386-0472-4
Éditeur: IEEE
DOI: 10.1109/DDECS.2017.7934580

Thesis and dissertations (1)

PVD and ALD process development of advanced oxide-based RRAM-stacks

Auteurs: Kalishetthyhalli Mahadevaiah, Mamathamba
Publié dans: 2017
Éditeur: Fraunhofer

Droits de propriété intellectuelle

Patent (7)

Circuit for symbol timing synchronization

Numéro de demande/publication: 14 153485
Date: 2014-01-31
Demandeur(s): STICHTING IMEC NEDERLAND

PHASE TRACKING RECEIVER

Numéro de demande/publication: 15 201303
Date: 2015-12-18
Demandeur(s): STICHTING IMEC NEDERLAND

RECEIVER FOR FREQUENCY OFFSET CORRECTION

Numéro de demande/publication: 16 169134
Date: 2016-05-11
Demandeur(s): STICHTING IMEC NEDERLAND

DIGITAL PHASE LOCKED LOOP AND METHOD FOR OPERATING THE SAME

Numéro de demande/publication: 16 186301
Date: 2016-08-30
Demandeur(s): STICHTING IMEC NEDERLAND

MEMORY UNIT

Numéro de demande/publication: 20 17051593
Date: 2017-06-02
Demandeur(s): SURECORE LTD

METHOD FOR DISTANCE DETERMINATION

Numéro de demande/publication: 17 209014
Date: 2017-12-20
Demandeur(s): STICHTING IMEC NEDERLAND

METHOD TO REDUCE AGING OF A CACHE MEMORY

Numéro de demande/publication: 18 175173
Date: 2018-05-30
Demandeur(s): INTRINSIC ID BV