Ultra-Low PoweR technologIes and MEmory architectures for IoT

Informacje na temat projektu

PRIME

Identyfikator umowy o grant: 692519

DOI

10.3030/692519

Projekt został zamknięty

Data podpisania przez KE 4 Maja 2016

Data rozpoczęcia 1 Grudnia 2015

Data zakończenia 30 Września 2019

Finansowanie w ramach

• INDUSTRIAL LEADERSHIP - Leadership in enabling and industrial technologies - Information and Communication Technologies (ICT)

Koszt całkowity

€ 38 296 264,00

Wkład UE

€ 12 038 776,58

Koordynowany przez

INTERUNIVERSITAIR MICRO-ELECTRONICA CENTRUM
Belgium

CORDIS oferuje możliwość skorzystania z odnośników do publicznie dostępnych publikacji i rezultatów projektów realizowanych w ramach programów ramowych HORYZONT.

Odnośniki do rezultatów i publikacji związanych z poszczególnymi projektami 7PR, a także odnośniki do niektórych konkretnych kategorii wyników, takich jak zbiory danych i oprogramowanie, są dynamicznie pobierane z systemu OpenAIRE .

Rezultaty

Other (2)

Web page
Public communication of final result

Publikacje

Peer reviewed articles (5)

Barrier breakdown mechanism in nano-scale perpendicular magnetic tunnel junctions with ultrathin MgO barrier

Autorzy: Hua Lv, Diana C. Leitao, Zhiwei Hou, Paulo P. Freitas, Susana Cardoso, Thomas Kämpfe, Johannes Müller, Juergen Langer, Jerzy Wrona
Opublikowane w: AIP Advances, Numer 8/5, 2018, Strona(/y) 055908, ISSN 2158-3226
Wydawca: American Institute of Physics Inc.
DOI: 10.1063/1.5007656

The annealing effect on memory state stability and interlayer coupling in perpendicular magnetic tunnel junctions with ultrathin MgO barrier

Autorzy: Hua Lv, João Fidalgo, Diana C. Leitão, Ana V. Silva, Thomas Kämpfe, Stefan Riedel, Juergen Langer, Jerzy Wrona, Berthold Ocker, Paulo P. Freitas, Susana Cardoso
Opublikowane w: Journal of Magnetism and Magnetic Materials, Numer 477, 2019, Strona(/y) 142-146, ISSN 0304-8853
Wydawca: Elsevier BV
DOI: 10.1016/j.jmmm.2019.01.050

Pulse mode of operation – A new booster of TEG, improving power up to X2.7 – to better fit IoT requirements

Autorzy: Maciej Haras, Michał Markiewicz, Stéphane Monfray, Thomas Skotnicki
Opublikowane w: Nano Energy, Numer In Press, 2019, Strona(/y) 104204, ISSN 2211-2855
Wydawca: Elsevier BV
DOI: 10.1016/j.nanoen.2019.104204

Advanced FD-SOI and Beyond Low Temperature SmartCut™ Enables High Density 3-D SoC Applications

Autorzy: W. Schwarzenbach, B.-Y. Nguyen, L. Ecarnot, S. Loubriat, M. Detard, E. Cela, C. Bertrand-Giuliani, G. Chabanne, C. Maddalon, N. Daval, C. Maleville
Opublikowane w: IEEE Journal of the Electron Devices Society, Numer 7, 2019, Strona(/y) 863-868, ISSN 2168-6734
Wydawca: Institute of Electrical and Electronics Engineers Inc.
DOI: 10.1109/jeds.2019.2916460

Slicing FIFOs for On-Chip Memory Bandwidth Exhaustion

Autorzy: Mattis Hasler, Robert Wittig, Emil Matus, Gerhard Fettweis
Opublikowane w: IEEE Transactions on Circuits and Systems I: Regular Papers, Numer Print ISSN: 1549-8328 Electronic ISSN: 1558-0806, 2019, Strona(/y) 1-10, ISSN 1549-8328
Wydawca: Institute of Electrical and Electronics Engineers
DOI: 10.1109/tcsi.2019.2926134

Conference proceedings (21)

Down to 15nm BOX: SOI extendability for planar fully depleted application beyond 22FD

Autorzy: W. Schwarzenbach, F. Allibert, C. Le Royer, L. Grenouillet, C. Malaquin, C. Bertrand-Giuliani, F. Boedt, S. Loubriat, C. Michau, D. Parissi, B.-Y. Nguyen
Opublikowane w: 2016 IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference (S3S), 2016, Strona(/y) 1-2, ISBN 978-1-5090-4391-0
Wydawca: IEEE
DOI: 10.1109/S3S.2016.7804377

Combined TDM and SDM Circuit Switching NoCs with Dedicated Connection Allocator

Autorzy: Yong Chen, Emil Matus, Gerhard P. Fettweis
Opublikowane w: 2017 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2017, Strona(/y) 104-109, ISBN 978-1-5090-6762-6
Wydawca: IEEE
DOI: 10.1109/ISVLSI.2017.27

Combined packet and TDM circuit switching NoCs with novel connection configuration mechanism

Autorzy: Yong Chen, Emil Matus, Gerhard P. Fettweis
Opublikowane w: 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017, Strona(/y) 1-4, ISBN 978-1-4673-6853-7
Wydawca: IEEE
DOI: 10.1109/ISCAS.2017.8050829

A fixed point exponential function accelerator for a neuromorphic many-core system

Autorzy: Johannes Partzsch, Sebastian Hoppner, Matthias Eberlein, Rene Schuffny, Christian Mayr, David R. Lester, Steve Furber
Opublikowane w: 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017, Strona(/y) 1-4, ISBN 978-1-4673-6853-7
Wydawca: IEEE
DOI: 10.1109/ISCAS.2017.8050528

Dynamic voltage and frequency scaling for neuromorphic many-core systems

Autorzy: Sebastian Hoppner, Yexin Yan, Bernhard Vogginger, Andreas Dixius, Johannes Partzsch, Felix Neumarker, Stephan Hartmann, Stefan Schiefer, Stefan Scholze, Georg Ellguth, Love Cederstroem, Matthias Eberlein, Christian Mayr, Steve Temple, Luis Plana, Jim Garside, Simon Davison, David R. Lester, Steve Furber
Opublikowane w: 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017, Strona(/y) 1-4, ISBN 978-1-4673-6853-7
Wydawca: IEEE
DOI: 10.1109/ISCAS.2017.8050656

MESH: Explicit and flexible generation of analog arrays

Autorzy: Benjamin Prautsch, Uwe Eichler, Torsten Reich, Jens Lienig
Opublikowane w: 2017 14th International Conference on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design (SMACD), 2017, Strona(/y) 1-4, ISBN 978-1-5090-5052-9
Wydawca: IEEE
DOI: 10.1109/SMACD.2017.7981572

Dynamic body bias for 22 nm FD-SOI CMOS Technology

Autorzy: Nedelcu, Stefan; Voelker, Matthias; Klein, Leonhard; Schuhmann, Claudia; Schuhmann, Norbert; Hauer, Johann; Reich, Torsten; Rao, Sunil
Opublikowane w: 15. ITG/GMM-Symposium ANALOG 2016, Numer 15. ITG/GMM-Symposium ANALOG 2016, 2016, ISBN 978-3-8007-4265-3
Wydawca: IEEE

Modeling and design considerations for negative capacitance field-effect transistors

Autorzy: Michael Hoffmann, Milan Pesic, Stefan Slesazeck, Uwe Schroeder, Thomas Mikolajick, Thomas Mikolajick
Opublikowane w: 2017 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSOI-ULIS), Numer 2017 Joint International EUROSOI Workshop and International Conference on Ultimate Integration on Silicon (EUROSOI-ULIS), 2017, Strona(/y) 1-4, ISBN 978-1-5090-5313-1
Wydawca: IEEE
DOI: 10.1109/ulis.2017.7962577

Ultra-Low-Power SAR ADC In 22 Nm FD-SOI Technology Using Body-Biasing

Autorzy: Jotschke, Marcel; Rao, Sunil Satish; Prautsch, Benjamin; Reich, Torsten
Opublikowane w: Semiconductor Engineering, 2019, ISBN 978-3-8007-4754-2
Wydawca: Semiconductor Engineering

Energy-Efficient Hash Join Implementations in Hardware-Accelerated MPSoCs

Autorzy: S Haas, G Fettweis
Opublikowane w: Eighth International Workshop on Accelerating Analytics and Data Management Systems Using Modern Processor and Storage Architectures, Numer Eighth International Workshop on Accelerating Analytics and Data Management Systems Using Modern Processor and Storage Architectures, 2017
Wydawca: adms

A Hybrid Execution Approach to Improve the Performance of Dataflow Applications

Autorzy: M Hasler, R Wittig, E Matus, G Fettweis
Opublikowane w: 16th International SoC Design Conference, 2019
Wydawca: 16th International SoC Design Conference

Statistical Access Interval Prediction for Tightly Coupled Memory Systems

Autorzy: Robert Wittig, Mattis Hasler, Emil Matus, Gerhard Fettweis
Opublikowane w: 2019 IEEE Symposium in Low-Power and High-Speed Chips (COOL CHIPS), Numer Annually, 2019, Strona(/y) 1-3, ISBN 978-1-7281-1749-2
Wydawca: IEEE
DOI: 10.1109/coolchips.2019.8721304

A low-power BLE transceiver with support for phase-based ranging, featuring 5μs PLL locking time and 5.3ms ranging time, enabled by staircase-chirp PLL with sticky-lock channel-switching

Autorzy: Elbert Bechthum, Johan Dijkhuis, Ming Ding, Yuming He, Johan van den Heuvel, Paul Mateman, Gert-Jan van Schaik, Kenichi Shibata*, Minyoung Song, Evgenii Tiurin, Stefano Traferro, Nick Winkel, Yao-Hong Li, Christian Bachmann
Opublikowane w: 2020 International Solid-State Circuits Conference, 2020
Wydawca: 2020 International Solid-State Circuits Conference

Gewitter im Chip - Resistive Speicher für low-power Anwendungen (Chip-internal thunderstorm - resistive memories for low power applications)

Autorzy: Drescher, Maximilian; Erben, Elke; Grass, Carsten; Trentzsch, Martin; Lazarevic, Florian; Leitsmann, Roman; Plaenitz, Philipp; Mchedlidze, Teimuraz; Seidel, Konrad; Liske, Romy; Bartha, Johann Wolfgang
Opublikowane w: MikroSystemTechnik Kongress 2017, Numer MikroSystemTechnik Kongress 2017, 2017, Strona(/y) pp.774-776, ISBN 978-3-8007-4491-6
Wydawca: MikroSystemTechnik Kongress 2017

Beyond advanced FDSOI: Low Temp SmartCut for enabling High Density 3D SoC applications

Autorzy: W. Schwarzenbach, B. -Y. Nguyen, L. Ecarnot, S. Loubriat, M. Detard, E. Cela, C. Bertrand-Giuliani, G. Chabanne, C. Maddalon, N. Daval, C. Girard, C. Maleville
Opublikowane w: 2018 IEEE SOI-3D-Subthreshold Microelectronics Technology Unified Conference (S3S), Numer annually, 2018, Strona(/y) 1-2, ISBN 978-1-5386-7627-1
Wydawca: IEEE
DOI: 10.1109/s3s.2018.8640192

Application Specific Instruction Processor for Dynamic Connection Allocation in TDM-NoCs

Autorzy: S Nam, E Matus, G Fettweis
Opublikowane w: 32th IEEE International System-On-Chip Conference, 2019
Wydawca: IEEE

Queue Based Memory Management Unit for Heterogeneous MPSoCs

Autorzy: Robert Wittig, Mattis Hasler, Emil Matus, Gerhard Fettweis
Opublikowane w: 2019 Design, Automation & Test in Europe Conference & Exhibition (DATE), Numer annually, 2019, Strona(/y) 1297-1300, ISBN 978-3-9819263-2-3
Wydawca: IEEE
DOI: 10.23919/date.2019.8715129

Charakterisierung der Zuverlässigkeit in der High-k Metal Gate Technologie (Reliability characterization in High-k metal gate technology)

Autorzy: Seidel, Konrad; Riedel, Stefan; Kalishettyhalli Ma, Mamathamba; Polakowski, Patrick; Müller, Johannes
Opublikowane w: MikroSystemTechnik Kongress 2017, Numer MikroSystemTechnik Kongress 2017, 2017, Strona(/y) pp.488-491, ISBN 978-3-8007-4491-6
Wydawca: MikroSystemTechnik Kongress 2017

HW/SW-database-codesign for compressed bitmap index processing

Autorzy: Sebastian Haas, Tomas Karnagel, Oliver Arnold, Erik Laux, Benjamin Schlegel, Gerhard Fettweis, Wolfgang Lehner
Opublikowane w: 2016 IEEE 27th International Conference on Application-specific Systems, Architectures and Processors (ASAP), Numer annually, 2016, Strona(/y) 50-57, ISBN 978-1-5090-1503-0
Wydawca: IEEE
DOI: 10.1109/ASAP.2016.7760772

MESH: Explicit and Flexible Generation of Analog Arrays

Autorzy: Benjamin Prautsch, Uwe Eichler, Torsten Reich, Jens Lienig
Opublikowane w: International Conference on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design (SMACD), Numer annually, 2017
Wydawca: IEEE

Body biasing for analog design: Practical experiences in 22 nm FD-SOI

Autorzy: Sunil Satish Rao, Benjamin Prautsch, Ashish Shrivastava, Torsten Reich
Opublikowane w: 2017 IEEE 20th International Symposium on Design and Diagnostics of Electronic Circuits & Systems (DDECS), Numer annually, 2017, Strona(/y) 73-78, ISBN 978-1-5386-0472-4
Wydawca: IEEE
DOI: 10.1109/DDECS.2017.7934580

Thesis and dissertations (1)

PVD and ALD process development of advanced oxide-based RRAM-stacks

Autorzy: Kalishetthyhalli Mahadevaiah, Mamathamba
Opublikowane w: 2017
Wydawca: Fraunhofer

Prawa własności intelektualnej

Patent (7)

Circuit for symbol timing synchronization

Numer wniosku/publikacji: 14 153485
Data: 2014-01-31
Wnioskodawca/wnioskodawcy: STICHTING IMEC NEDERLAND

PHASE TRACKING RECEIVER

Numer wniosku/publikacji: 15 201303
Data: 2015-12-18
Wnioskodawca/wnioskodawcy: STICHTING IMEC NEDERLAND

RECEIVER FOR FREQUENCY OFFSET CORRECTION

Numer wniosku/publikacji: 16 169134
Data: 2016-05-11
Wnioskodawca/wnioskodawcy: STICHTING IMEC NEDERLAND

DIGITAL PHASE LOCKED LOOP AND METHOD FOR OPERATING THE SAME

Numer wniosku/publikacji: 16 186301
Data: 2016-08-30
Wnioskodawca/wnioskodawcy: STICHTING IMEC NEDERLAND

MEMORY UNIT

Numer wniosku/publikacji: 20 17051593
Data: 2017-06-02
Wnioskodawca/wnioskodawcy: SURECORE LTD

METHOD FOR DISTANCE DETERMINATION

Numer wniosku/publikacji: 17 209014
Data: 2017-12-20
Wnioskodawca/wnioskodawcy: STICHTING IMEC NEDERLAND

METHOD TO REDUCE AGING OF A CACHE MEMORY

Numer wniosku/publikacji: 18 175173
Data: 2018-05-30
Wnioskodawca/wnioskodawcy: INTRINSIC ID BV