Skip to main content
European Commission logo
italiano italiano
CORDIS - Risultati della ricerca dell’UE
CORDIS

Evaluation of Novel Ultra-Fast selective III-V Epitaxy

Descrizione del progetto

Integrazione di materiale otticamente attivo per applicazioni fotoniche al silicio

I dispositivi ottici ed elettronici basati su semiconduttori III-V stanno attualmente guadagnando quote di mercato e la produzione di wafer semiconduttori III-V in nitruro di gallio è incrementata, con diametri che raggiungono dimensioni comprese tra i 5 e i 15 cm. Ciononostante, questi valori sono ancora inferiori rispetto all’intervallo compreso tra 20 e 30 cm, ovvero lo standard nella tecnologia dei semiconduttori di ossido di metallo complementari (CMOS, complementary metal-oxide-semiconductor). Integrare i semiconduttori III-V su wafer di silicio o di silicio sopra l’isolante per combinare applicazioni elettroniche e fotoniche e consentire alle tecnologie fotoniche di sfruttare la tecnologia CMOS al silicio a elevato sviluppo è un obiettivo di vecchia data. Il progetto ENUF, finanziato dall’UE, intende combinare due diversi metodi di crescita epitassiale per raggiungere un’integrazione a basso costo di strutture III-V sopra l’isolante su un substrato di silicio a grande superficie, con l’obiettivo di consolidarle come sostituzione per i metodi di deposizione III-V esistenti. I nuovi metodi consentirebbero inoltre un’integrazione a basso costo di materiali otticamente attivi per applicazioni fotoniche al silicio.

Obiettivo

As the worldwide photonics market is increasing and optical and electronic devices based on III-V semiconductors are gaining market segment, the production of III-V semiconductor wafers including GaN has increased in volume and sizes have increased from 2” to 6”. However, this is still short of the 8”-12” common in Silicon CMOS technology. Furthermore, the integration of III-Vs on silicon or on-insulator, has been a long-standing goal for the past 50 years, in order to combine electronic and photonic applications, and to allow photonic technologies to take advantage of the highly developed silicon CMOS technology, thereby opening up for vast new application opportunities. The aim of ENUF is for the first time to attempt to combine two different growth methods to achieve a low-cost integration of large-area III-V on insulator on a silicon platform, and to establish this as a replacement technology for existing III-V wafer production or to enable low-cost integration of optically active material as enabling technology for silicon photonic applications. The method can also be adapted to GaN on Si or on insulator for low-cost high-volume production of high power electronics and light emitting devices.

Meccanismo di finanziamento

ERC-POC - Proof of Concept Grant

Istituzione ospitante

IBM RESEARCH GMBH
Contribution nette de l'UE
€ 75 000,00
Indirizzo
SAEUMERSTRASSE 4
8803 Rueschlikon
Svizzera

Mostra sulla mappa

Regione
Schweiz/Suisse/Svizzera Zürich Zürich
Tipo di attività
Private for-profit entities (excluding Higher or Secondary Education Establishments)
Collegamenti
Costo totale
€ 75 000,00

Beneficiari (2)