Projektbeschreibung
Neue Ebene der drahtlosen On-Chip-Kommunikation
Die drahtlosen Kommunikationssysteme und Computerplattformen der Zukunft müssen wesentlich höhere Datenübertragungsgeschwindigkeiten erreichen, mehr Flexibilität bereitstellen und eine deutlich höhere Energieeffizienz als die gegenwärtigen Systeme leisten können. Da heterogene Prozessoren weit verbreitet sind, werden neue Plattformen gebraucht, um enorme Mengen an Rechenleistung optimal zu nutzen. Ziel ist die Bereitstellung einer Effizienz ähnlich wie bei anwendungsspezifischen integrierten Schaltkreisen, jedoch ohne hohe Kosten, lange Entwicklungszeiten oder Einschränkungen. Deshalb entwickelt das EU-finanzierte Projekt WiPLASH eine drahtlose On-Chip-Kommunikationsebene, um ohne Beschränkung der Allgemeingültigkeit architektonische Plastizität, Rekonfigurierbarkeit und Anpassung an beliebige Anwendungsanforderungen zu gewährleisten. Im Einzelnen wird im Rahmen des Projekts ein Prototyp einer miniaturisierten und abstimmbaren Graphen-Antenne im Terahertz-Frequenzband konzipiert. Außerdem werden Graphen-HF-Komponenten zusammen mit Submillimeterwellen-Transceivern eingebunden und stromsparende rekonfigurierbare drahtlose Netzwerke im Chip-Maßstab demonstriert.
Ziel
The main design principles in computer architecture have shifted from a monolithic scaling-driven approach towards an emergence of heterogeneous architectures that tightly co-integrate multiple specialized computing and memory units. This is motivated by the urgent need of very high parallelism and by energy constraints. This heterogeneous hardware specialization requires interconnection mechanisms that integrate the architecture. State-of-the-art approaches are 3D stacking and 2.D architectures complemented with a Network-on-Chip (NoC) to interconnect the components. However, such interconnects are fundamentally monolithic and rigid, and are unable to provide the efficiency and architectural flexibility required by current and future key ICT applications. The main challenge is to introduce diversification and specialization in heterogeneous processor architectures while ensuring their generality and scalability.
In order to achieve this, the WiPLASH project aims to pioneer an on-chip wireless communication plane able to provide architectural plasticity, reconfigurability and adaptation to the application requirements with near-ASIC efficiency but without any loss of generality. For this, the WiPLASH consortium will provide solid experimental foundations of the key enablers of on-chip wireless communication at the functional unit level as well as their technological and architectural integration. The main goals are: (i) prototype a miniaturized and tunable graphene antenna in the terahertz band, (ii) co-integrate graphene RF components with submillimeter-wave transceivers and (iii) demonstrate low-power reconfigurable wireless chip-scale networks. The culminating goal is to demonstrate that the wireless plane offers the plasticity required by future computing platforms by improving at least one key application (mainly biologically-plausible deep learning architectures) by 10X in terms of execution speed and energy-delay product over a state-of-the-art baseline.
Wissenschaftliches Gebiet
- engineering and technologynanotechnologynano-materialstwo-dimensional nanostructuresgraphene
- engineering and technologyelectrical engineering, electronic engineering, information engineeringelectronic engineeringanalogue electronics
- natural sciencescomputer and information sciencesartificial intelligencemachine learningdeep learning
- engineering and technologyelectrical engineering, electronic engineering, information engineeringinformation engineeringtelecommunicationsradio technology
Schlüsselbegriffe
Programm/Programme
Aufforderung zur Vorschlagseinreichung
Andere Projekte für diesen Aufruf anzeigenUnterauftrag
H2020-FETOPEN-2018-2019-2020-01
Finanzierungsplan
RIA - Research and Innovation actionKoordinator
08034 Barcelona
Spanien