Skip to main content
Aller à la page d’accueil de la Commission européenne (s’ouvre dans une nouvelle fenêtre)
français français
CORDIS - Résultats de la recherche de l’UE
CORDIS

Feasibility and Definition of a Triple Core Lockstep ARM System-on-Chip for Space Applications

CORDIS fournit des liens vers les livrables publics et les publications des projets HORIZON.

Les liens vers les livrables et les publications des projets du 7e PC, ainsi que les liens vers certains types de résultats spécifiques tels que les jeux de données et les logiciels, sont récupérés dynamiquement sur OpenAIRE .

Livrables

Publications

TCLS ARM for space

Auteurs: Jean-Luc Poupat; Benoit Leroy, Tim Helfers
Publié dans: EUROSPACE - DASIA 2016 - The International Space System Engineering Conference, 2016
Éditeur: Airbus Defence and Space SAS - Airbus DS GmbH

TCLS arm for space

Auteurs: Jean-Luc Poupat; Benoit Leroy, Tim Helfers
Publié dans: EUROSPACE - DASIA 2015 - The International Space System Engineering Conference, 2015
Éditeur: Airbus Defence and Space SAS - Airbus DS GmbH

Triple Core Lock Step (TCLS) ARM FOR SPACE

Auteurs: XabierIturbe, Balaji Venu, EmreOzer
Publié dans: ADCSS 2016 - European Space Research and Technology Centre (ESTEC), 2016
Éditeur: ARM

Soft error vulnerability assessment of the real-time safety-related ARM Cortex-R5 CPU (s’ouvre dans une nouvelle fenêtre)

Auteurs: Xabier Iturbe, Balaji Venu, Emre Ozer
Publié dans: 2016 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFT), 2016, Page(s) 91-96, ISBN 978-1-5090-3623-3
Éditeur: IEEE
DOI: 10.1109/DFT.2016.7684076

A Triple Core Lock-Step (TCLS) ARM® Cortex®-R5 Processor for Safety-Critical and Ultra-Reliable Applications (s’ouvre dans une nouvelle fenêtre)

Auteurs: Xabier Iturbe, Balaji Venu, Emre Ozer, Shidhartha Das
Publié dans: 2016 46th Annual IEEE/IFIP International Conference on Dependable Systems and Networks Workshop (DSN-W), 2016, Page(s) 246-249, ISBN 978-1-5090-3688-2
Éditeur: IEEE
DOI: 10.1109/DSN-W.2016.57

A Fail-Functional Automotive CPU Subsystem Architecture for Mitigating Single Point of Failures

Auteurs: Balaji Venu, EmreOzer, Xabier Iturbe, Alex Robinson
Publié dans: IEEE International Workshop on Automotive Reliability & Test, 2016
Éditeur: IEEE

Droits de propriété intellectuelle

ERROR PROTECTION

Numéro de demande/publication: US P035800
Date: 2015-09-11
Demandeur(s): ARM LIMITED

ERROR DETECTION

Numéro de demande/publication: GB P04100
Date: 2016-11-04
Demandeur(s): ARM LIMITED

Recherche de données OpenAIRE...

Une erreur s’est produite lors de la recherche de données OpenAIRE

Aucun résultat disponible

Mon livret 0 0